[發明專利]在數據處理系統中用ECC選擇性地執行單周期寫操作

無效

• 申請號: 200980121422.1
• 申請日: 2009-02-23
• 公開（公告）號: CN102057442A
• 公開（公告）日: 2011-05-11
• 發明（設計）人: W·C·莫耶;J·W·斯考特
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: G11C29/42
• 分類號: G11C29/42;G06F11/14;G11C7/00
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 秦晨

1.一種電路，包括：

具有糾錯的存儲器；

電路單元，其發起到所述存儲器的寫操作，

其中，當糾錯被啟用且到所述存儲器的寫操作具有N位的寬度時，在對所述存儲器的一次訪問中執行對所述存儲器的寫操作，以及

其中，當糾錯被啟用且到所述存儲器的寫操作具有M位的寬度時，其中，M位小于N位，在對所述存儲器的多于一次的訪問中執行到所述存儲器的寫操作。

2.如權利要求1所述的電路，其中，對所述存儲器的所述一次訪問包括對所述存儲器的寫訪問。

3.如權利要求1所述的電路，其中，對所述存儲器的所述多于一次的訪問包括對所述存儲器的讀訪問和對所述存儲器的寫訪問。

4.如權利要求1所述的電路，其中，所述存儲器具有奇偶校驗。

5.如權利要求4所述的電路，其中，所述電路還包括：

存儲元件，其用于存儲一位，所述存儲元件在糾錯被啟用時存儲單糾錯碼校驗位，并且所述存儲元件在奇偶校驗被啟用時存儲單奇偶校驗位。

6.如權利要求4所述的電路，其中，所述電路還包括：

邏輯樹，其用于在糾錯被啟用時生成糾錯碼校驗位，并用于在奇偶校驗被啟用時生成奇偶校驗位。

7.如權利要求4所述的電路，其中，所述電路還包括：

邏輯樹，其用于在糾錯被啟用時檢查糾錯碼癥狀信息，并用于在奇偶校驗被啟用時檢查奇偶校驗信息。

8.如權利要求4所述的電路，其中，當奇偶校驗被啟用且到所述存儲器的寫操作具有M位的數據寬度時，在對所述存儲器的一次訪問中執行到所述存儲器的寫操作。

9.如權利要求1所述的電路，其中，所述存儲器包括多個區塊，其中，N是所述存儲器的寬度，M是所述存儲器中的所述多個區塊中的一個的寬度，并且N和M是整數。

10.如權利要求1所述的電路，其中，所述電路還包括：

第一寄存器字段，其用于存儲至少一個奇偶校驗啟用位，其中，所述至少一個奇偶校驗啟用位確定奇偶校驗被啟用的時間；以及

第二寄存器字段，其用于存儲至少一個糾錯啟用位，其中，所述至少一個糾錯啟用位確定糾錯被啟用的時間。

11.如權利要求1所述的電路，其中，所述電路包括高速緩沖存儲器，并且其中，所述高速緩沖存儲器包括所述存儲器。

12.一種電路，包括：

具有糾錯且具有奇偶校驗的存儲器，所述存儲器包括多個存儲器區塊；

電路單元，其請求到所述存儲器中的第一地址的具有第一數據大小的讀操作，

其中，當奇偶校驗被啟用時，到所述存儲器中的第一地址的具有第一數據尺寸的所述讀操作包括僅訪問所述多個存儲器區塊的第一部分，以及

其中，當糾錯被啟用時，到所述存儲器中的第一地址的具有第一數據尺寸的所述讀操作包括訪問所述多個存儲器區塊的第一部分和所述多個存儲器區塊的第二部分兩者。

13.如權利要求12所述的電路，其中，所述電路包括高速緩沖存儲器，并且其中，所述高速緩沖存儲器包括所述存儲器。

14.如權利要求12所述的電路，其中，所述存儲器具有在所述存儲器的單次訪問中可訪問的N位的最大寬度。

15.如如權利要求14所述的電路，其中，N位是64位。

16.如權利要求14所述的電路，其中，訪問所述多個存儲器區塊的第一部分導致訪問N位的最大寬度，并且其中，訪問所述多個存儲器區塊的第二部分導致訪問N位的最大寬度。

17.如權利要求14所述的電路，其中，訪問所述多個存儲器區塊的第一部分導致訪問小于N位的最大寬度。