[發明專利]半導體裝置及半導體裝置的制造方法

無效

• 申請號: 200980108716.0
• 申請日: 2009-03-18
• 公開（公告）號: CN101971307A
• 公開（公告）日: 2011-02-09
• 發明（設計）人: 佐澤洋幸;西川直宏;栗田靖之;秦雅彥
• 申請（專利權）人: 住友化學株式會社
• 主分類號: H01L21/338
• 分類號: H01L21/338;H01L21/28;H01L29/423;H01L29/49;H01L29/778;H01L29/78;H01L29/812
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 朱丹

技術領域

本發明涉及半導體裝置及半導體裝置的制造方法。本發明特別涉及使用了氮化鎵等的含有氮的3-5族化合物半導體的異質結型場效應晶體管等的半導體裝置及其制造方法。

背景技術

氮化鎵系的異質結型場效應晶體管被期待作為能夠高頻動作且可在大功率下使用的開關元件。例如，將在n型AlGaN與真性GaN的界面產生的二維氣體(2DEG)用于通道的器件作為AlGaN/GaN-HEMT(高電子遷移率晶體管)的實用化。作為AlGaN/GaN-HEMT所要求的特性有：即使不對柵極外加電壓的狀態下，也能夠以源極/漏極間形成高阻抗的常斷路形式，即以增強模式工作。這樣，能實現用單極性電源的動作及低功耗等。

以實現增強模式的晶體管動作為目的，例如已知有一種構造，即具有將柵極區域的電子供給層(為AlGaN/GaN-HEMT時的AlGaN層)的厚度作成比其他區域還薄的方式所形成的凹部(溝部)。例如，非專利文獻1揭示了一種用干蝕刻在AlGaN層形成柵極凹部構造的常斷路形式的AlGaN/GaN系晶體管。

非專利文獻1：R?Wang等著，“Enhancement-Mode?Si3N4/AlGaN/GaN?MISHFETs”，IEEE?Electron?Device?Letters，vol.27，No.10，2006年10月，第793至795頁

通過在AlGaN層的一部分形成溝部，以降低與溝部區域相對向的2DEG區域的電子濃度，而能夠將AlGaN層/GaN層界面的2DEG的一部分空乏化，以此，即使在不施加柵極電壓的狀態下也能夠實現通道被截止的狀態，結果得以實現晶體管的源極/漏極間變成高阻抗的常斷路形式的狀態。當在柵極電極施加電壓，而在與溝部區域相對向的2DEG區域誘發電子時，通道導通而實現增強模式的動作。

另外，在非專利文獻1記載的晶體管中，披露了在AlGaN層發生的壓電電場的強弱很強地影響到界面的2DEG濃度的事實。如果AlGaN層和GaN層的晶格常數差較大，壓電電場大而2DEG濃度變高。如果是固定的晶格常數之差，那么AlGaN層越厚則壓電電場大而2DEG濃度變的越高。

然而，本發明人發現在非專利文獻1所記載的晶體管中，存在無法充分增大通道電流的電流密度的課題。即，雖能將電子供給層(AlGaN層)的溝部厚度作成較薄以實現增強模式，但卻存在因溝部的底面結晶的不完全性產生的中間能級。當因施加在柵極電極的電壓使電子充電至該中間能級時，由于被充電的電子排斥形成2DEG的電子，因此使通道電阻增大，使通道的電流密度降低。在作為開關元件的用途中，雖然被要求以+1V至+3V左右的較高閾值的動作，然而在所述通道電流密度降低的結果，存在即使為+2V左右的閾值也無法實現可負擔實用程度的低元件電阻的問題。

溝部底部的空間電荷所導致的電流密度的降低可通過溝部遠離2DEG區域，即減小溝部深度而得到某程度的改善。然而，將溝部深度減小與使柵極閾值朝負側偏移等效，因此將無法實現常斷路。即，使通道電流密度增加與常斷路的實現(柵極閾值的增加)存在無法共存的關系，制約了進行常斷路動作的開關元件的通道電流密度等性能的提高。

發明內容

為了解決上述課題，在本發明的第一方式中，提供一種半導體裝置，該半導體裝置具有：3-5族化合物半導體層、3-5族化合物半導體的通道層、對在所述半導體層與通道層之間設置的向所述通道層供給載流子的載流子供給層、設置在所述半導體層之上的控制電極。或者，提供一種半導體裝置，該半導體裝置具有：含氮的3-5族化合物半導體的通道層、對所述通道層供給電子的電子供給層、形成在與所述電子供給層的所述通道層相對向的面的相反面的含有氮的3-5族化合物真性或n形的半導體層、以及與所述半導體層接觸而形成的或者在與所述半導體層之間隔著中間層而形成的控制電極。

在第一方式中，上述載流子供給層，可以有溝部。上述半導體層，可以在上述溝部形成。上述半導體裝置，可以還包括覆蓋上述載流子供給層的具有與上述溝部的開口一致的開口部的鈍化層。上述半導體層，與上述載流子供給層晶格匹配或準晶格匹配，可以具有比上述載流子供給層大的晶格常數。