[發明專利]包含耐柵極短路的鰭式晶體管的裝置及其制作方法

有效

• 申請號: 200980105433.0
• 申請日: 2009-01-29
• 公開（公告）號: CN101952948A
• 公開（公告）日: 2011-01-19
• 發明（設計）人: 沃納·云林
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L21/8242
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

技術領域

本發明的實施例一般來說涉及電子裝置，且更具體來說，在某些實施例中涉及鰭式晶體管。

背景技術

鰭式場效晶體管(finFET)經常圍繞從襯底大體上垂直上升的鰭(例如，高且薄的半導電部件)構建。通常，柵極通過沿鰭的一個側保形地向上行進翻越頂部并沿鰭的另一側向下行進而跨越所述鰭。在一些實例中，所述柵極經安置倚靠所述鰭的側且并不延伸翻越頂部。一般來說，源極及漏極位于柵極的對置側上，靠近鰭的兩端。在操作中，通過選擇性地給柵極通電來控制穿過源極與漏極之間的鰭的電流。

一些finFET包含通過側壁間隔件過程形成的柵極。在此過程的一些版本中，通過用保形、導電膜覆蓋鰭且然后各向異性蝕刻所述導電膜來形成柵極。在所述蝕刻期間，比從垂直表面快地從水平表面移除所述導電材料。因此，所述導電材料的一部分殘留倚靠鰭的垂直側壁，由此形成柵極。此過程的優點為相對于經常經受對準及分辨率約束的通過光刻圖案化的柵極可形成相對窄的柵極。

盡管通過側壁間隔件過程形成柵極避免了一些過程問題，但其可引入其它失效機制。鰭的側壁經常成角度而非垂直，因為所述鰭通過小于完全各向異性的蝕刻而形成。這些成角度的側壁可使側壁間隔件的過程窗口變窄，且在一些情況下使其閉合。所述角度使鄰近鰭的基底彼此更靠近地放置，且當保形膜沉積于此較窄間隙中時，所述膜的覆蓋所述鄰近側壁的部分可聯合，因此在所述間隙中形成具有較大垂直厚度的膜。在所述間隙中所述膜可變得如此厚以至于側壁間隔件蝕刻不會移除鄰近柵極之間的所有導電膜。所得導電殘余物可形成使鄰近finFET短路且降低合格率的衍條。

附圖說明

圖1到27圖解說明根據本發明的實施例的制造過程；及

圖28到37圖解說明根據本發明的實施例的另一制造過程。

具體實施方式

如圖1所圖解說明，制造過程以提供襯底102開始。襯底102可包含半導電材料，例如，單晶或多晶硅、砷化鎵、磷化銦或具有半導體特性的其它材料。另一選擇為或另外，襯底102可包含電子裝置可構造于其上的非半導體本體，例如，塑膠或陶瓷工作表面等本體。術語“襯底”囊括處于各個制造階段的這些結構，且可包含任何包括半導電材料的材料，包含未處理的整個晶片、部分處理的整個晶片、完全處理的整個晶片、經切割晶片的一部分或經封裝電子裝置中的經切割晶片的一部分。

在此實施例中，襯底102包含上部摻雜區104及下部摻雜區106。上部摻雜區104及下部摻雜區106可經不同摻雜。舉例來說，上部摻雜區104可包含n+材料且下部摻雜區106可包含p-材料。上部摻雜區104的深度在襯底102的一顯著部分上可大體上均勻，例如遍及存儲器裝置的陣列區域的一顯著部分。上部摻雜區104及下部摻雜區106可通過植入或擴散摻雜劑材料來摻雜。另一選擇為，或另外，可在生長或沉積襯底102的全部或部分期間摻雜這些區104或106中的一者或兩者，例如在外延沉積半導電材料期間或在生長從其割切晶片的半導電晶錠期間。如下文所闡釋，上部摻雜區104可提供用于形成晶體管的源極及漏極的材料且下部摻雜區106可提供用于形成所述晶體管的通道的材料。

可在襯底102中形成深隔離溝槽108及淺溝槽110，如圖2所圖解說明。這些溝槽108及110大體上可沿Y方向延伸。一個或一個以上淺溝槽110可插入于若干對深隔離溝槽108之間。在一些實施例中，淺溝槽110可比上部摻雜區104深以分離隨后形成的源極及漏極。另外，深隔離溝槽108可比淺溝槽110深得多以隔離隨后形成的晶體管。

深隔離溝槽108及淺溝槽110可界定襯底102的若干尺寸。淺溝槽110具有小于或大體上等于F(圖案化所述深隔離溝槽的設備的分辨率，例如，光刻分辨率限制)的寬度112。類似地，深隔離溝槽108可具有小于或大體上等于F的寬度114，且深隔離溝槽108可與淺溝槽110間隔開小于或大體上等于F的寬度116。在一些實施例中，這些寬度112、114及116中的一者或一者以上或全部小于或大體上等于3/4F，、1/2F或1/4F。溝槽108及110以周期118重復，周期118在一些實施例中小于或大體上等于4F、2F或1F。深隔離溝槽108及淺溝槽110可具有大體上矩形或梯形橫截面，且在一些實施例中，其橫截面可跨越沿Y方向的某一距離(舉例來說，跨越大于一個、兩個、五個或多個晶體管長度的距離(例如，對應于隨后形成晶體管的最大尺寸的距離))大體上均勻。