[發明專利]半導體元件及其制造方法

有效

• 申請號: 200980102945.1
• 申請日: 2009-01-23
• 公開（公告）號: CN101926007A
• 公開（公告）日: 2010-12-22
• 發明（設計）人: 守口正生;齊藤裕一;河野昭彥
• 申請（專利權）人: 夏普株式會社
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/205;H01L21/336
• 代理公司: 北京市隆安律師事務所 11323
• 代理人: 權鮮枝

技術領域

本發明涉及半導體元件及其制造方法。

背景技術

以往，作為用于驅動液晶顯示裝置、有機EL顯示裝置的像素的半導體元件，薄膜晶體管(Thin?film?Transistor：以下簡稱TFT。)是公知的。

作為TFT，一般使用非晶硅(以下簡稱a-Si。)等具有非晶質的溝道區域的TFT(以下簡稱a-SiTFT。)。然而，a-Si的遷移率為0.2～0.5cm²/Vs的程度，a-SiTFT導通特性差。其反面是，a-Si的帶隙寬，a-SiTFT的漏泄電流(截止電流)的值小。這樣，a-SiTFT雖然有截止電流的值小的優點，但是有導通電流的值小的課題。

另一方面，溝道區域的至少一部分為微晶硅膜的TFT(以下簡稱微晶硅TFT)也是公知的。在這里，“微晶硅膜”是指結晶質硅相和非晶質硅相混合的膜。

微晶硅膜具有結晶，所以微晶硅TFT的溝道區域的遷移率為0.7～3cm²/Vs，與a-SiTFT相比，導通電流的值大。另一方面，微晶硅膜中大量包含缺陷能級，所以包含微晶硅膜的溝道區域與源極區域及漏極區域(n⁺Si膜)的接合狀態差。還有，微晶硅膜與a-Si膜相比，電阻低，帶隙也窄，所以截止電流的值大。即，微晶硅TFT與a-SiTFT相比，能獲得大的導通電流，不過，有截止電流的值也大的課題。

為了降低微晶硅TFT的截止電流，專利文獻1中公開了活性層的厚度為100nm以下的情況。在專利文獻1中，在發揮活性層的功能的微晶硅膜之上，形成含有雜質的非晶質硅膜之后，利用這些膜的蝕刻選擇比，選擇性地只除去非晶硅膜。

專利文獻1：日本特開平5-304171號公報

發明內容

發明要解決的問題

專利文獻1中記載的是微晶硅膜的厚度，即溝道的厚度為100nm以下。然而，只是將溝道的厚度置于該范圍內不能降低截止電流。

還有，非晶質硅的蝕刻速率和微晶硅的蝕刻速率幾乎沒有差異，所以選擇性地只蝕刻非晶硅膜的事情難以實現。即，難以像專利文獻1那樣，層疊微晶硅膜和非晶硅膜，只利用它們的蝕刻速率的差來控制溝道的厚度。

本發明是為了解決上述課題而完成的，其主要目的在于提供一種截止電流的值小的半導體元件及其制造方法。

用于解決問題的方案

本發明的半導體元件，具備：基板；活性層，其為島狀，形成于上述基板，具有第1區域和分別位于上述第1區域兩側的第2區域和第3區域；與上述活性層的第2區域之上相接的第1接觸層和與上述活性層的第3區域之上相接的第2接觸層；第1電極，其通過上述第1接觸層與上述第2區域電連接；第2電極，其通過上述第2接觸層與上述第3區域電連接；以及柵極電極，其是設置成隔著柵極絕緣膜與上述第1區域對置的柵極電極，控制上述第1區域的導電性，其中：上述第1區域的上表面位于比上述第2區域和上述第3區域中的上述第1區域側的端部的上表面靠近基板側的位置，從上述第2區域和上述第3區域的上述端部的上表面到上述第1區域的上述上表面的、在上述活性層的厚度方向上的距離相互獨立地為上述第1區域的厚度的1倍以上7倍以下。

在有的實施方式中，至少上述第1區域由具有晶粒和非晶相的微晶硅膜形成。

在有的實施方式中，上述微晶硅膜中的上述非晶相的體積分數為5％以上40％以下。

在有的實施方式中，上述距離為60nm以上140nm以下，上述第1區域的厚度為20nm以上60nm以下。

在有的實施方式中，上述第2區域和上述第3區域中的上述第1區域側的端部由微晶硅形成。

在有的實施方式中，上述第2區域和上述第3區域中的上述第1區域側的端部由非晶質硅形成。

在有的實施方式中，上述柵極電極配置在上述活性層和上述基板之間。

在有的實施方式中，上述柵極電極相對于上述活性層配置在與上述基板相反的一側。

在有的實施方式中，上述活性層從基板側起按順序具有第1活性層、中間層和第2活性層，上述第1區域由上述第1活性層形成，不包含上述第2活性層，上述第2區域和上述第3區域由上述第1活性層、上述中間層和上述第2活性層形成。

在有的實施方式中，上述第1活性層和上述第2活性層是硅層，上述中間層是由硅氧化物形成的膜。

在有的實施方式中，由上述硅氧化物形成的膜的厚度為1nm以上3nm以下。