[發明專利]半導體元件及其制造方法

有效

• 申請號: 200980102945.1
• 申請日: 2009-01-23
• 公開（公告）號: CN101926007A
• 公開（公告）日: 2010-12-22
• 發明（設計）人: 守口正生;齊藤裕一;河野昭彥
• 申請（專利權）人: 夏普株式會社
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/205;H01L21/336
• 代理公司: 北京市隆安律師事務所 11323
• 代理人: 權鮮枝

1.一種半導體元件，具備：

基板；

活性層，其為島狀，形成于上述基板，具有第1區域和分別位于上述第1區域兩側的第2區域和第3區域；

與上述活性層的第2區域之上相接的第1接觸層和與上述活性層的第3區域之上相接的第2接觸層；

第1電極，其通過上述第1接觸層與上述第2區域電連接；

第2電極，其通過上述第2接觸層與上述第3區域電連接；以及

柵極電極，其是設置成隔著柵極絕緣膜與上述第1區域對置的柵極電極，控制上述第1區域的導電性，

上述第1區域的上表面位于比上述第2區域和上述第3區域中的上述第1區域側的端部的上表面靠近基板側的位置，從上述第2區域和上述第3區域的上述端部的上表面到上述第1區域的上述上表面的、在上述活性層的厚度方向上的距離相互獨立地為上述第1區域的厚度的1倍以上7倍以下。

2.根據權利要求1所述的半導體元件，

至少上述第1區域由具有晶粒和非晶相的微晶硅膜形成。

3.根據權利要求2所述的半導體元件，

在上述微晶硅膜中上述非晶相的體積分數為5％以上40％以下。

4.根據權利要求2或3所述的半導體元件，

上述距離為60nm以上140nm以下，上述第1區域的厚度為20nm以上60nm以下。

5.根據權利要求1～4中的任一項所述的半導體元件，

上述第2區域和上述第3區域中的上述第1區域側的端部由微晶硅形成。

6.根據權利要求1～4中的任一項所述的半導體元件，

上述第2區域和上述第3區域中的上述第1區域側的端部由非晶硅形成。

7.根據權利要求1～6中的任一項所述的半導體元件，

上述柵極電極配置在上述活性層和上述基板之間。

8.根據權利要求1～6中的任一項所述的半導體元件，

上述柵極電極相對于上述活性層配置在與上述基板相反的一側。

9.根據權利要求1～8中的任一項所述的半導體元件，

上述活性層從基板側起按順序具有第1活性層、中間層和第2活性層，

上述第1區域由上述第1活性層形成，不包含上述第2活性層，上述第2區域和上述第3區域由上述第1活性層、上述中間層和上述第2活性層形成。

10.根據權利要求9所述的半導體元件，

上述第1活性層和上述第2活性層是硅層，

上述中間層是由硅氧化物形成的膜。

11.根據權利要求10所述的半導體元件，

由上述硅氧化物形成的膜的厚度為1nm以上3nm以下。

12.一種半導體元件的制造方法，包括如下工序：

在基板上形成柵極電極的工序(a)；

形成覆蓋上述柵極電極之上的柵極絕緣膜的工序(b)；

在上述柵極絕緣膜之上形成半導體層的工序(c)；

在上述半導體層之上形成含雜質的半導體層的工序(d)；以及

除去上述含雜質的半導體層中的位于上述柵極電極之上的部分，并且除去上述半導體層中的位于上述柵極電極之上的部分的上部，由此形成將上述半導體層中的位于上述柵極電極上的部分作為第1區域的活性層，使上述活性層中的成為上述第1區域的部分的厚度小于上述活性層中的其它部分的工序(e)，

使上述第1區域的厚度為上述半導體層的厚度的1/8以上1/2以下。

13.根據權利要求12所述的半導體元件的制造方法，

上述工序(c)是形成上述半導體層的工序，上述半導體層從上述柵極絕緣膜側起按順序具有：第1半導體層；位于上述第1半導體層之上的中間層；和位于上述中間層之上的第2半導體層，

上述工序(e)包括如下工序：以上述第2半導體層的蝕刻速率比上述中間層的蝕刻速率高的條件，至少除去上述第2半導體層。

14.根據權利要求13所述的半導體元件的制造方法，

在上述工序(c)中，形成具有晶粒和非晶相的微晶硅膜作為上述第1半導體層；形成微晶硅膜或非晶質硅膜作為上述第2半導體層。