[實(shí)用新型]一種視頻拼接器

無效

• 申請?zhí)枺?/td>: 200920222349.4
• 申請日: 2009-09-03
• 公開（公告）號: CN201523431U
• 公開（公告）日: 2010-07-07
• 發(fā)明（設(shè)計）人: 孫守軍;倪飛
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第四十一研究所
• 主分類號: H04N7/24
• 分類號: H04N7/24
• 代理公司: 北京君伍時代知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11346
• 代理人: 朱登河

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種視頻拼接器。

背景技術(shù)

目前對于多路視頻拼接技術(shù)主要采取如下方案，分離一路成像器件同步信號，對其它路成像器件進(jìn)行外同步，并使用專用的解碼芯片，以達(dá)到多路視頻信號的完全同步，視頻數(shù)據(jù)的隨意切換、拼接。此種技術(shù)方案可以實(shí)現(xiàn)視頻的拼接，但控制電路龐大、時序復(fù)雜且設(shè)計十分復(fù)雜。

因此，希望由一種新型的裝置來實(shí)現(xiàn)視頻拼接，且該裝置的結(jié)構(gòu)與時序相對簡單。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的是提供一種結(jié)構(gòu)與時序相對簡單的視頻拼接裝置來實(shí)現(xiàn)。

本實(shí)用新型的目的是通過提供一種基于FPGA的新型視頻拼接裝置而實(shí)現(xiàn)的。所述視頻拼接裝置包括：多組幀緩存FIFO，每組幀緩存FIFO適于與一個提供數(shù)字化圖像信息及其行場同步控制信號的相應(yīng)視頻信號源相連接以接收所述數(shù)字化圖像信息，且每組幀緩存FIFO包括兩個幀緩存FIFO，每個所述幀緩存FIFO包括用于輸出經(jīng)其緩存的數(shù)字化圖像信息的圖像信息輸出端口和用于接收控制信號的控制端。所述視頻拼接裝置還包括FPGA數(shù)據(jù)處理模塊，所述FPGA數(shù)據(jù)處理模塊適于與各所述視頻信號源相連接而接收所述行場同步控制信號，所述FPGA數(shù)據(jù)處理模塊進(jìn)一步與所述各幀緩存FIFO的控制端相連接并適于接收經(jīng)各幀緩存FIFO緩存的數(shù)字化圖像信息，其中所述FPGA數(shù)據(jù)處理模塊設(shè)置成基于所述行場同步控制信號而控制所述各幀緩存FIFO從相連的相應(yīng)視頻信號源接收數(shù)字化圖像信息和/或輸出其緩存的數(shù)字化圖像信息：在奇場，各視頻數(shù)據(jù)流中的數(shù)字化圖像信息寫入其相應(yīng)組的幀緩存FIFO的第一幀緩存FIFO中，在偶場，各視頻數(shù)據(jù)流中的數(shù)字化圖像信息寫入其相應(yīng)組的幀緩存FIFO的第二幀緩存FIFO中。在奇場，所述多組幀緩存FIFO的各所述第二幀緩存FIFO依次輸出經(jīng)其緩存的數(shù)字化圖像信息，在偶場，所述多組幀緩存FIFO的各所述第一幀緩存FIFO依次輸出經(jīng)其緩存的數(shù)字化圖像信息。

由于上述視頻拼接裝置僅涉及較少的元器件，并采用FPGA進(jìn)行數(shù)據(jù)處理和控制，從而以一種簡單的電路結(jié)構(gòu)與簡單的時序?qū)崿F(xiàn)了兩路或多路視頻的拼接。

優(yōu)選地，所述每個幀緩存FIFO的控制端可以包括片選控制端(OE)、讀復(fù)位控制端(RRST)、讀使能控制端(RE)、寫復(fù)位控制端(WRST)和寫使能控制端(WE)。從而通過所述控制端，可以簡單地控制每個幀緩存FIFO。當(dāng)然，用于本實(shí)用新型的幀緩存FIFO也可以具有更多的控制端。例如，還可以具有片選控制端，用于對幀緩存FIFO進(jìn)行片選。用于本實(shí)用新型的幀緩存FIFO也可以具有較多的控制端。例如，還可以具有片選控制端，用于對幀緩存FIFO進(jìn)行片選。如本領(lǐng)域的普通技術(shù)人員可以理解的，用于本實(shí)用新型的幀緩存FIFO也可以具有較少的控制端。例如，只使用一個復(fù)位端來進(jìn)行復(fù)位。

優(yōu)選地，所述幀緩存FIFO可以為FIFO?AL422B。從而可以更好地滿足高速、大容量和低成本的系統(tǒng)要求。

優(yōu)選地，所述視頻拼接裝置可以進(jìn)一步包括多個CMOS視頻傳感器用作所述視頻信號源，每個所述CMOS視頻傳感器對應(yīng)一組幀緩存FIFO。從而所述視頻拼接裝置可以用作經(jīng)拼接圖像的信號源。

優(yōu)選地，所述視頻拼接裝置可以進(jìn)一步包括S3C2440處理器，所述S3C2440處理器向各所述CMOS視頻傳感器提供所述外部時鐘，以及接收FPGA數(shù)據(jù)處理模塊輸出的圖像數(shù)據(jù)信號和行場同步信號。從而，可以方便的連接至顯卡，實(shí)現(xiàn)數(shù)據(jù)格式的轉(zhuǎn)化。

優(yōu)選地，所述CMOS視頻傳感器的數(shù)量可以為兩個。從而，所述視頻拼接裝置用于將兩路視頻拼接在一起。例如將兩路視頻上下拼接在一起。需要指出的是，視頻拼接裝置可以具有多組幀緩存FIFO，但僅僅使用其中中的兩組。每個CMOS視頻傳感器與幀緩存FIFO組的對應(yīng)關(guān)系是可以人工或自動調(diào)整的。

優(yōu)選地，所述多組幀緩存FIFO的數(shù)量可以為兩組。從而所述視頻拼接裝置用作兩路視頻拼接器，從而具有最簡單的結(jié)構(gòu)。此外，在以隔行寫入的方式對幀緩存FIFO進(jìn)行寫入時，合成后的圖像與輸入的圖像(每一路視頻中的圖像幀)具有相同的大小(象素數(shù)相同)，并且圖像的輸入速度與輸出速度保持相同。從而，非常有利于在第一路視頻、第二路視頻以及合成后的視頻之間進(jìn)行切換，而不需要進(jìn)行復(fù)雜的控制和處理。