[實用新型]一種視頻拼接器

無效

• 申請號: 200920222349.4
• 申請日: 2009-09-03
• 公開（公告）號: CN201523431U
• 公開（公告）日: 2010-07-07
• 發明（設計）人: 孫守軍;倪飛
• 申請（專利權）人: 中國電子科技集團公司第四十一研究所
• 主分類號: H04N7/24
• 分類號: H04N7/24
• 代理公司: 北京君伍時代知識產權代理事務所(普通合伙) 11346
• 代理人: 朱登河

1.一種視頻拼接器，其特征在于，包括：

多組幀緩存FIFO，每組幀緩存FIFO適于與一個提供數字化圖像信息及其行場同步控制信號的相應視頻信號源相連接以接收所述數字化圖像信息，且每組幀緩存FIFO包括兩個幀緩存FIFO，每個所述幀緩存FIFO包括用于輸出經其緩存的數字化圖像信息的圖像信息輸出端口和用于接收控制信號的控制端；以及

FPGA數據處理模塊，所述FPGA數據處理模塊適于與各所述視頻信號源相連接而接收所述行場同步控制信號，所述FPGA數據處理模塊進一步與所述各幀緩存FIFO的控制端相連接并適于接收經各幀緩存FIFO緩存的數字化圖像信息，其中所述FPGA數據處理模塊設置成：基于所述行場同步控制信號而控制所述各幀緩存FIFO從相連的相應視頻信號源接收數字化圖像信息和/或輸出其緩存的數字化圖像信息。

2.如權利要求1所述的視頻拼接器，其特征在于，所述每個幀緩存FIFO的控制端包括片選控制端、讀復位控制端、讀使能控制端、寫復位控制端和寫使能控制端。

3.如權利要求1所述的視頻拼接器，其特征在于，所述幀緩存FIFO為FIFO?AL422B。

4.如權利要求1所述的視頻拼接器，進一步包括多個CMOS視頻傳感器用作所述視頻信號源，每個所述CMOS視頻傳感器對應一組幀緩存FIFO。

5.如權利要求2所述的視頻拼接器，其特征在于，進一步包括S3C2440處理器，所述S3C2440處理器向各所述CMOS視頻傳感器提供所述外部時鐘，以及接收FPGA數據處理模塊輸出的圖像數據信號和行場同步信號。

6.如權利要求4或5所述的視頻拼接器，其特征在于，所述CMOS視頻傳感器的數量為兩個。

7.如權利要求1所述的視頻拼接器，其特征在于，所述多組幀緩存FIFO的數量為兩組。