[實用新型]一種偽隨機碼序列發生器

無效

• 申請號: 200920214497.1
• 申請日: 2009-11-30
• 公開（公告）號: CN201654762U
• 公開（公告）日: 2010-11-24
• 發明（設計）人: 馮筱林
• 申請（專利權）人: 上海第二工業大學
• 主分類號: G06F7/58
• 分類號: G06F7/58
• 代理公司: 上海信好專利代理事務所(普通合伙) 31249
• 代理人: 徐茂泰

技術領域

本實用新型涉及一種序列發生器，特別涉及一種基于復雜可編程邏輯器件(CPLD)的偽隨機碼序列發生器。?

背景技術

目前偽隨機碼序列具有良好的隨機性和接近于白噪聲的相關函數，使其易于從信號或干擾中分離出來。偽隨機碼序列的可確定性和可重復性，使其易于實現相關接收或匹配接收，有良好的抗干擾性能，因此廣泛應用于微機的軟件加密。現有技術要實現偽隨機碼序列產生電路主要有以下方式：一種門電路實現，單個電路設計簡單，但隨著序列位數增加，使移位寄存器級數的增長，電路裝調困難，且占用的印制板面積較大；另一種用微處理器編程實現，對編程人員的專業性要求高，還需要額外設置譯碼電路等外圍輔助電路，增加了成本。?

實用新型內容

本實用新型的目的在于提供一種偽隨機碼序列發生器，能夠在單個芯片上實現偽隨機碼序列、最長線性反饋移位寄存器序列(M序列)的發生，能夠對上述序列的時鐘脈沖和出相位進行控制。?

為了達到上述目的，本實用新型的技術方案是提供一種偽隨機碼序列發生器，其特點是，包含M序列發生模塊、異或模塊；上述M序列發生模塊的輸出引腳與異或模塊的輸入引腳連接；上述異或模塊的輸出引腳與M序列發生模塊的輸入引腳連接。?

上述M序列發生模塊包含多個依次連接的移位寄存模塊；上述移位寄存模塊設有時鐘信號引腳clk、初始輸入引腳X、數據輸入引腳Y、數據輸出引腳Q。?

上述多個移位寄存模塊的每一級移位寄存模塊的數據輸出引腳Q與相鄰?一級移位寄存模塊的數據輸入引腳Y連接。?

上述異或模塊設有第一輸入引腳C、第二輸入引腳C2；上述第一輸入引腳C、第二輸入引腳C2分別與依次連接的多個移位寄存模塊其中的任意兩個移位寄存模塊的數據輸出引腳Q連接。?

上述偽隨機碼序列發生器還包含時鐘信號模塊；上述時鐘信號模塊分別與M序列發生模塊連接。?

上述偽隨機碼序列發生器還包含初始輸入模塊；上述初始輸入模塊與M序列發生模塊連接。?

本實用新型所述的偽隨機碼序列發生器與現有技術相比，其優點在于：本實用新型由于設有異或模塊將輸入的兩個碼長相等、碼時鐘速率相同的M序列數據進行模二加的異或運算后，通過異或輸出引腳D1輸出偽隨機碼序列；?

本實用新型由于通過設有的輸入模塊給移位寄存模塊輸入不同的二進制序列，能夠實現對偽隨機碼序列的初相位控制；?

本實用新型通過設置不同數量的移位寄存模塊，可以生成不同長度的時鐘脈沖序列；?

本實用新型通過將異或模塊與依次連接的其中任意兩個移位寄存模塊的數據輸出引腳連接，以實現多種不同編碼構成的偽隨機碼序列組。?

附圖說明

圖1是本實用新型偽隨機碼序列發生器的總體結構邏輯框圖。?

具體實施方式

以下結合附圖說明本實用新型的具體實施方式。?

本實施例中使用Altera公司的MAX7000S系列中的EPM7128S芯片。?

本實施例中，時鐘脈沖周期T與移位寄存模塊的級數n，關系為T＝2^n-1。因此能夠通過設置多個不同數量的移位寄存模塊，來生成不同的時鐘脈沖序列。本實施例中設有4級移位寄存模塊，能夠生成一個長度為15個時鐘脈沖周期的二進制偽隨機碼序列。?

請參見圖1所示，本實用新型偽隨機碼序列發生器包含M序列(最長線?性反饋移位寄存器序列)發生模塊10、異或模塊20、初始輸入模塊30、時鐘信號模塊40。初始輸入模塊30、時鐘信號模塊40分別與M序列發生模塊10連接。M序列發生模塊10與異或模塊20循環連接；M序列發生模塊10的輸入作為異或模塊20的輸出，異或模塊20的輸出作為M序列發生模塊10的輸入。?

M序列發生模塊10包含4個移位寄存模塊11。移位寄存模塊11設有時鐘信號引腳clk、初始輸入引腳X、數據輸入引腳Y、數據輸出引腳Q。初始輸入模塊30分別與4個移位寄存模塊11的初始輸入引腳X連接，通過輸入模塊30給移位寄存模塊11輸入除全零以外的任何二進制序列作為移位寄存模塊11的初始值。通過從初始輸入模塊30輸入不同的二進制序列，能夠實現對本實用新型偽隨機碼序列發生器的初相位控制。M序列發生模塊10通過第4級移位寄存模塊11的數據輸出引腳Q4可以輸出一組最長線性反饋移位寄存器序列(M序列)。?