[實用新型]一種可靈活配置各業務帶寬的高速有線數話同傳設備

有效

• 申請號: 200920188637.2
• 申請日: 2009-08-19
• 公開（公告）號: CN201601798U
• 公開（公告）日: 2010-10-06
• 發明（設計）人: 賀海明;肖繼軍;陳山虎
• 申請（專利權）人: 江西聯創通信有限公司
• 主分類號: H04Q11/04
• 分類號: H04Q11/04;H04M11/06
• 代理公司: 江西省專利事務所 36100
• 代理人: 張靜

技術領域

本實用新型涉及一種數據通信設備，尤其涉及一種可靈活配置各業務帶寬的高速有線數話同傳設備。

背景技術

在數據傳輸中，隨著通信業務量的增大，迫切需要在一個信道上傳輸多路終端機的數字信號。在發送端將若干個數字信號結合起來組成一個合路信號經過信道傳輸到接收端，收端將各路信號從合路信號中分離出來，送到各個接收端，這就是數字信號的復接與分接。而時分復用技術則是將不同業務的數字信號在同一個信道上占用不同時間片(時隙)進行傳輸；而在接收端再用某種方法，將各個時間段內的信號提取出來還原成原始信號的信道復用通信技術。

目前大多數數字信號時分復用所應用的場合都是在通信的信道帶寬固定不變，所傳輸的業務數量一定，各業務所占用帶寬固定的情況下的。所以靈活性不夠，當數據用戶根據使用環境想改變傳輸業務，或者增加業務數量，又或者想改變其中某個業務所占用的帶寬時，多路復用方式也需進行相應的改動，如果所采用的多路復用方法是固定不變的，必然導致研發工作重復，增加研發成本，不符合設計通用性，標準化要求。且用戶可操作性差，不夠靈活，使用不方便。

發明內容

本實用新型的目的在于：為提高設備的通用性和可操作性，提供一種靈活機動且相對通用的可靈活配置各業務帶寬的高速有線數話同傳設備

本實用新型的技術方案為：主要由現場可編程門陣列FPGA、ARM處理器、以太網接口電路、多個話音接口電路、XDSL接口電路及設置開關組成。以太網接口電路的同步串行口與現場可編程門陣列FPGA的第一同步串口連接；各話音接口電路的PCM數據輸入輸出信號、幀同步信號及時鐘信號分別與FPGA的對應信號相連，各話音接口電路的摘掛機信號分別與FPGA的摘掛機檢測信號相連，各話音接口的振鈴控制信號與FPGA的振鈴控制信號相連；XDSL接口電路的同步串口與FPGA的第二同步串口相連，ARM處理器的數據線、地址線以及讀寫控制信號分別與FPGA及XDSL接口電路各自相應的數據線、地址線、以及讀寫控制信號相連，用于完成設置FPGA內的寄存器組及對XDSL線路的管理；ARM處理器的IO口與設置開關的各個控制線相連，用于完成設置開關狀態的檢測。

本實用新型所述的以太網接口電路由以太網口轉同步串口集成電路、以太網物理層收發芯片、同步動態隨機存取存儲器、隔離變量器、以太網接口組成。以太網口轉同步串口集成電路的同步串口與FPGA的第二同步串口連接，同步動態隨機存取存儲器的數據線(D0-D15)、地址線(A0-A11)以及讀寫等控制信號分別與以太網口轉同步串口集成電路的數據線、地址線、讀寫等控制信號連接，以太網口轉同步串口集成電路的MII接口與以太網物理層收發芯片的MII接口連接，以太網物理層收發芯片的以太網數據發和收信號與隔離變量器相連，隔離變壓器再通過以太網接口與以太網相連；話音接口電路主要由話音PCM編解碼芯片、音頻變量器、繼電器以及摘掛機檢測電路構成，話音PCM編解碼芯片主要完成話音的數模變換以及PCM的A律編解碼，音頻變量器主要完成音頻的二四線變換，繼電器主要完成振鈴信號的控制，摘掛機檢測電路主要完成電話機摘掛機的檢測，話音PCM編解碼芯片的PCM數據輸入輸出信號、幀同步信號及時鐘信號分別與FPGA的對應信號相連，話音PCM編解碼芯片的模擬音頻輸入和輸出信號分別與音頻變量器的音頻輸入輸出相連，音頻變量器的A、B線與電話機的A、B線相連，同時A、B線上并聯摘機檢測電路和繼電器，由摘掛機檢測電路輸出電話機的摘掛機信號與FPGA的摘掛機檢測信號相連，繼電器的輸入端與鈴流模塊的輸出相連，繼電器的控制信號與FPGA的振鈴控制信號相連；XDSL接口電路由數字信號處理器DSP、模擬驅動前端AFE、及耦合變量器構成，數字信號處理器DSP用于完成XDSL的網格編碼脈沖幅度調制，模擬驅動前端AFE用于完成XDSL線路的驅動，數字信號處理器的DSP的同步串口與FPGA的第一同步串口相連，ARM處理器的數據線(D0-D7)、地址線(A0-A4)、以及讀寫等控制信號分別與數字信號處理器DSP的數據線(D0-D7)、地址線(A0-A4)以及讀寫控制信號相連，從而完成ARM處理器對XDSL線路的管理，同時ARM處理器的數據線(D0-D7)、地址線(A0-A7)、以及讀寫等控制信號分別連至FPGA的對應信號，從而完成ARM處理器對FPGA內復分接寄存器組的設置，ARM處理器的IO口與設置開關的各個控制線相連，處理器用通過這些IO口檢測設置開關的設置狀態。