[實(shí)用新型]音頻SOC芯片的高效低功耗DMA的IP結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 200920183423.6
• 申請(qǐng)日: 2009-10-26
• 公開(kāi)（公告）號(hào): CN201583943U
• 公開(kāi)（公告）日: 2010-09-15
• 發(fā)明（設(shè)計(jì)）人: 廖裕民
• 申請(qǐng)（專利權(quán)）人: 福州瑞芯微電子有限公司
• 主分類號(hào): G06F13/28
• 分類號(hào): G06F13/28
• 代理公司: 福州市鼓樓區(qū)京華專利事務(wù)所(普通合伙) 35212
• 代理人: 翁素華

1.一種音頻SOC芯片的高效低功耗DMA的IP結(jié)構(gòu)，包括復(fù)數(shù)個(gè)通道，每個(gè)通道包括一通道讀寫控制器，其特征在于：該復(fù)數(shù)個(gè)通道均連接至同一個(gè)FIFO。

2.根據(jù)權(quán)利要求1所述的音頻SOC芯片的高效低功耗DMA的IP結(jié)構(gòu)，其特征在于：還包括一個(gè)寄存器、一AHBy?slave端口和一SLAVE端口；所述AHBy?slave端口通過(guò)SLAVE端口分別與所述復(fù)數(shù)個(gè)通道連接，所述寄存器再連接至所述SLAVE端口。

3.根據(jù)權(quán)利要求2所述的音頻SOC芯片的高效低功耗DMA的IP結(jié)構(gòu)，其特征在于：還包括一個(gè)DMA通路選通器、至少兩個(gè)AHB?master端口、以及一總時(shí)序控制器；所述DMA通路選通器分別與復(fù)數(shù)個(gè)通道及至少兩個(gè)AHB?master端口連接。

4.根據(jù)權(quán)利要求3所述的音頻SOC芯片的高效低功耗DMA的IP結(jié)構(gòu)，其特征在于：所述AHBy?slave端口為單獨(dú)設(shè)置或是采用所述AHB?master端口中的一個(gè)。