[實用新型]推挽輸出級驅動電路

無效

• 申請號: 200920178903.3
• 申請日: 2009-09-16
• 公開（公告）號: CN201509190U
• 公開（公告）日: 2010-06-16
• 發明（設計）人: 周慶生;林滿院
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

技術領域

本實用新型涉及通信領域，具體而言，涉及一種推挽輸出級驅動電路。

背景技術

在模擬芯片中，推挽輸出級是一種很常見的電路，對于信號傳輸電路尤其重要，因為它總是一個管子打開另外一個管子關閉，沒有電流流過而大大的節省了功耗，但推挽輸出級電路有一個缺點就是它在兩個管子交替打開的時候會有一個死區時間，即一個管子已經關閉，而另一個還沒有打開，這會造成信號的失真。

圖1為相關技術中推挽輸出級的基本電路示意圖。晶體管PM1和NM1為推挽輸出級的兩個輸出管。Vdr1為PM1的柵極電壓，驅動PM1管打開或者關閉；Vdr2為NM1的柵極電壓，驅動NM1管打開或者關閉。

圖2為相關技術中普通推挽輸出級驅動電路示意圖。圖2所示，晶體管NM1的柵極Vdr2連接到電流源I2上，同時連接到二極管D2的負端，D2的正端與電阻R1的一端相連接，電阻R1的另一端連接到二極管D1的負端，二極管D1的正端連接到晶體管PM1的柵極Vdr1上，同時連接到電流源I1上。Vdr1＝2*Vdiode+I*R+Vdr2，當Vdr2改變的時候，二極管兩端電壓不會突變，它會先造成二極管兩端電壓增大或者減小，流過它的電流就有需求要增大或者減小，從而使得流過另一個二極管的電流也相應地增大或者減小，Vdr1也相應地做出變化，這個變化為傳導式，所需要的時間跟改變電壓的大小成正比，完成這個變化需要比較長的時間，這就造成了死區時間，從而嚴重的影響電路的性能。

圖3為相關技術中普通推挽輸出電路輸出波形的示意圖。如圖3所示，當驅動電壓Vdr2下降，晶體管NM1關閉，驅動電壓Vdr1也跟隨Vdr2下降，PM1管由關閉到打開，由圖可以看出上述過程中Vdr1的電壓波形不再是方波，晶體管PM1和NM1的開關電流變化緩慢，不是一個瞬間的脈沖，因此造成了輸出波形的嚴重失真。

實用新型內容

針對相關技術中推挽輸出級電路在兩個管子交替打開的時候存在死區時間，從而造成信號失真的問題而提出本實用新型，為此，本實用新型的主要目的在于提供一種改進的推挽輸出級驅動電路，以解決上述問題至少之一。

根據本實用新型，提供了一種推挽輸出級驅動電路。

根據本實用新型的推挽輸出級驅動電路，用于驅動第一PMOS晶體管和第一NMOS晶體管交替打開，其中，該電路包括：第一組正反饋電路，連接于第一PMOS晶體管的柵極與第一NMOS晶體管的柵極之間，用于使第一PMOS晶體管的柵極電壓隨著第一NMOS晶體管的柵極電壓的變化進行同向變化，其中，第一組正反饋電路包括一條或多條正反饋電路，每一條正反饋電路包括一個或多個NMOS晶體管；以及，第二組正反饋電路，連接于第一PMOS晶體管的柵極與第一NMOS晶體管的柵極之間，用于使第一NMOS晶體管的柵極電壓隨著第一PMOS晶體管的柵極電壓的變化進行同向變化，其中，第一組正反饋電路包括一條或多條正反饋電路，每一條正反饋電路包括一個或多個PMOS晶體管。

通過本實用新型，提供了一種推挽輸出級的驅動電路，其電路結構簡單，可以采用普通的CMOS電路實現，解決了推挽輸出級電路在兩個管子交替打開的時候存在死區時間，從而造成信號失真的問題，進而可以有效減小死區時間以避免信號失真。

本實用新型的其它特征和優點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本實用新型而了解。本實用新型的目的和其他優點可通過在所寫的說明書、權利要求書、以及附圖中所特別指出的結構來實現和獲得。

附圖說明

此處所說明的附圖用來提供對本實用新型的進一步理解，構成本申請的一部分，本實用新型的示意性實施例及其說明用于解釋本實用新型，并不構成對本實用新型的不當限定。在附圖中：

圖1為相關技術中推挽輸出級的基本電路示意圖；

圖2為相關技術中普通推挽輸出級驅動電路示意圖；

圖3為相關技術中普通推挽輸出電路輸出波形的示意圖；

圖4為根據本實用新型實施例的推挽輸出級Vdr2的正反饋電路；

圖5為根據本實用新型實施例的推挽輸出級Vdr1的正反饋電路；

圖6為根據本實用新型優選實施例的推挽輸出級驅動電路的示意圖；

圖7是根據本實用新型實施例的新型驅動電路電壓轉化時的輸出波形。

具體實施方式

功能概述