[實用新型]推挽輸出級驅(qū)動電路無效
| 申請?zhí)枺?/td> | 200920178903.3 | 申請日： | 2009-09-16 |
| 公開（公告）號： | CN201509190U | 公開（公告）日： | 2010-06-16 |
| 發(fā)明（設(shè)計）人： | 周慶生;林滿院 | 申請（專利權(quán)）人： | 中興通訊股份有限公司 |
| 主分類號： | H03K19/0185 | 分類號： | H03K19/0185 |
| 代理公司： | 北京康信知識產(chǎn)權(quán)代理有限責任公司 11240 | 代理人： | 余剛;吳孟秋 |
| 地址： | 518057 廣*** | 國省代碼： | 廣東;44 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 輸出 驅(qū)動 電路 | ||
1.一種推挽輸出級驅(qū)動電路，用于驅(qū)動第一PMOS晶體管和第一NMOS晶體管交替打開，其特征在于，所述電路包括：
第一組正反饋電路，連接于所述第一PMOS晶體管的柵極與所述第一NMOS晶體管的柵極之間，用于使所述第一PMOS晶體管的柵極電壓隨著第一NMOS晶體管的柵極電壓的變化進行同向變化，其中，所述第一組正反饋電路包括一條或多條正反饋電路，每一條正反饋電路包括一個或多個NMOS晶體管；
第二組正反饋電路，連接于所述第一PMOS晶體管的柵極與所述第一NMOS晶體管的柵極之間，用于使所述第一NMOS晶體管的柵極電壓隨著第一PMOS晶體管的柵極電壓的變化進行同向變化，其中，所述第一組正反饋電路包括一條或多條正反饋電路，每一條正反饋電路包括一個或多個PMOS晶體管。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述電路還包括：
第一組輔助功能NMOS晶體管，包括：一個或多個NMOS晶體管，與第一組正反饋電路中的一條或多條反饋電路包含的NMOS晶體管相連接，用于將電平抬高并提供至第一組正反饋電路；
第二組輔助功能PMOS晶體管，包括：一個或多個PMOS晶體管，與第二組正反饋電路中的一條或多條反饋電路包含的NMOS晶體管相連接，用于將電平降低并提供至第二組正反饋電路。
3.根據(jù)權(quán)利要求2所述的電路，其特征在于，
所述第一組正反饋電路包括第一正反饋電路和第二正反饋電路，其中，
所述第一正反饋電路包括：第二NMOS晶體管，所述第二NMOS晶體管的漏極與所述第一PMOS晶體管的柵極相連接，所述第二NMOS晶體管的源極與所述第一NMOS晶體管的柵極相連接；
所述第二正反饋電路包括：所述第二NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管，其中，所述第四NMOS晶體管的柵極與所述第一NMOS晶體管的柵極相連接，所述第四NMOS晶體管的漏極與所述第三NMOS晶體管的源極相連接，所述第三NMOS晶體管的漏極和柵極與所述第二NMOS晶體管的柵極連接在一起，并通過電流源接高電平；
第一組輔助功能NMOS晶體管包括：第五NMOS晶體管，其中，所述第五NMOS晶體管的柵極與所述第四NMOS晶體管的漏極、所述第三NMOS晶體管的源極連接在一起，所述第五NMOS晶體管的漏極與所述第四NMOS晶體管的源極相連接，所述第五NMOS晶體管的源極接低電平。
4.根據(jù)權(quán)利要求3所述的電路，其特征在于，
當所述第一NMOS晶體管的柵極電壓增大或減小時，所述第一正反饋電路中的所述第二NMOS晶體管，用于進行正向放大以引起所述第一PMOS晶體管的柵極電壓與所述第一NMOS晶體管的柵極電壓進行同向變化；
當所述第一NMOS晶體管的柵極電壓增大或減小時，所述第二正反饋電路中的所述第四NMOS晶體管的漏極電壓進行反向變化，引起所述第三NMOS晶體管的柵極電壓與所述第四NMOS晶體管的漏極電壓的變化成同向變化，所述第二NMOS晶體管的柵極電壓與所述第三NMOS晶體管的柵極電壓的變化成同向變化，所述第二NMOS晶體管的漏極電壓與所述第二NMOS晶體管的柵極電壓的變化成反向變化，從而使得所述第一NMOS晶體管與柵極電壓的變化所述第一NMOS晶體管的柵極電壓成同向變化。
5.根據(jù)權(quán)利要求2或3所述的電路，其特征在于，
所述第二組正反饋電路包括第三正反饋電路和第四正反饋電路，其中，
所述第三正反饋電路包括：第二PMOS晶體管，所述第二PMOS晶體管的漏極與所述第一NMOS晶體管的柵極相連接，所述第二PMOS晶體管的源極與所述第一PMOS晶體管的柵極相連接；
所述第四正反饋電路包括：所述第二PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管，其中，所述第四PMOS晶體管的柵極與所述第一PMOS晶體管的柵極相連接，所述第四PMOS晶體管的漏極與所述第三PMOS晶體管的源極相連接，所述第三PMOS晶體管的漏極和柵極與所述第二PMOS晶體管的柵極連接在一起，并通過第二電流源接低電平；
所述第二組輔助功能PMOS晶體管包括：第五PMOS晶體管，其中，所述第五PMOS晶體管的柵極與所述第四PMOS晶體管的漏極、所述第三PMOS晶體管的源極連接在一起，所述第五PMOS晶體管的漏極與所述第四PMOS晶體管的源極相連接，所述第五PMOS晶體管的源極接高電平。
6.根據(jù)權(quán)利要求5所述的電路，其特征在于，
當所述第一PMOS晶體管的柵極電壓增大或減小時，所述第三正反饋電路中的所述第二PMOS晶體管，用于進行正向放大以引起所述第一NMOS晶體管的柵極電壓與所述第一PMOS晶體管的柵極電壓進行同向變化；
當所述第一PMOS晶體管的柵極電壓增大或減小時，所述第二正反饋電路中的所述第四PMOS晶體管的漏極電壓進行反向變化，引起所述第三PMOS晶體管的柵極電壓與所述第四PMOS晶體管的漏極電壓的變化成同向變化，所述第二PMOS晶體管的柵極電壓與所述第三PMOS晶體管的柵極電壓的變化成同向變化，所述第二PMOS晶體管的漏極電壓與所述第二PMOS晶體管的柵極電壓的變化成反向變化，從而使得所述第一NMOS晶體管與柵極電壓的變化與所述第一PMOS晶體管的柵極電壓成同向變化。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中興通訊股份有限公司，未經(jīng)中興通訊股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200920178903.3/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
