[實(shí)用新型]用于編碼調(diào)制信號的并行數(shù)字化相關(guān)處理器

有效

• 申請?zhí)枺?/td>: 200920101768.2
• 申請日: 2009-03-09
• 公開（公告）號: CN201345644Y
• 公開（公告）日: 2009-11-11
• 發(fā)明（設(shè)計(jì)）人: 陳鏡;劉兵;趙錦華;馬瑞平;季嬌若;趙向陽;高躍清;張紅旗
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第五十四研究所
• 主分類號: H03M3/00
• 分類號: H03M3/00;G01S7/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本實(shí)用新型涉及在通信領(lǐng)域中的一種用于編碼調(diào)制信號的并行數(shù)字化相關(guān)處理器，特別適用于小型化編碼調(diào)制信號連續(xù)波雷達(dá)中作視頻信號數(shù)字化處理裝置。

背景技術(shù)

目前，在國內(nèi)編碼調(diào)制信號連續(xù)波雷達(dá)中采用數(shù)字化相關(guān)解調(diào)處理尚無先例。類似體制雷達(dá)都采用模擬相關(guān)處理的方法，其存在可靠性差、成本高、難于調(diào)試等缺點(diǎn)，隨著用戶對通信信號的要求，因此迫切需要解決數(shù)字化相關(guān)處理的關(guān)鍵技術(shù)，以提高設(shè)備的性能。

發(fā)明內(nèi)容

本實(shí)用新型所要解決的技術(shù)問題就是提供一種用于編碼調(diào)制信號的并行數(shù)字化相關(guān)處理器，該處理器可以代替?zhèn)鹘y(tǒng)的模擬相關(guān)處理器，在編碼調(diào)制信號中完成視頻信號的數(shù)字化相關(guān)處理，將視頻回波信號與分路后的編碼信號進(jìn)行并行相關(guān)運(yùn)算，完成雷達(dá)回波視頻信號的相關(guān)解調(diào)。本實(shí)用新型還具有可靠性高、成本低、體積小、應(yīng)用廣泛等特點(diǎn)。

本實(shí)用新型所要解決的問題是這樣實(shí)現(xiàn)的：

它包括數(shù)據(jù)讀取模塊1、數(shù)據(jù)緩沖模塊2、編碼分路模塊3、累加器模塊4、增益控制模塊5、時(shí)序控制模塊6、數(shù)據(jù)輸出模塊7、電源17，所述的數(shù)據(jù)讀取模塊1的出端通過數(shù)據(jù)線依次串接數(shù)據(jù)緩沖模塊2、累加器模塊4、增益控制模塊5后與數(shù)據(jù)輸出模塊7的入端連接，累加器模塊4另一輸入端與編碼分路模塊3的出端連接，時(shí)序控制模塊6的三個(gè)出端分別與數(shù)據(jù)緩沖模塊2、編碼分路模塊3、數(shù)據(jù)輸出模塊7的時(shí)序入端并接，時(shí)鐘CLK分別與編碼分路模塊3、累加器模塊4的時(shí)鐘入端并接，電源17出端+V電壓端分別與各模塊相應(yīng)電源端連接。

本實(shí)用新型累加器模塊4包括數(shù)據(jù)讀取鎖存器8、數(shù)據(jù)變換器9、加法器10、數(shù)據(jù)輸出鎖存器11、計(jì)數(shù)器12，所述的數(shù)據(jù)讀取鎖存器8入端1腳通過數(shù)據(jù)線與數(shù)據(jù)緩沖模塊2的出端連接，數(shù)據(jù)讀取鎖存器8的出端2腳通過數(shù)據(jù)線依次串接數(shù)據(jù)變換器9、加法器10、數(shù)據(jù)輸出鎖存器11各入出端1、2腳后與增益控制模塊5的入端連接，數(shù)據(jù)變換器9的入端3腳與編碼分路模塊3的出端連接，時(shí)鐘CLK分別與數(shù)據(jù)讀取鎖存器8、加法器10的各3腳及計(jì)數(shù)器12的1腳并接，計(jì)數(shù)器12出端2腳與數(shù)據(jù)輸出鎖存器11的入端3腳連接，數(shù)據(jù)讀取鎖存器8、數(shù)據(jù)變換器9、加法器10、數(shù)據(jù)輸出鎖存器11、計(jì)數(shù)器12的各入端5腳分別與電源17的出端+V電壓端并接、各入端6腳與地端并接。

本實(shí)用新型編碼分路模塊3包括編碼產(chǎn)生模塊13、編碼移位模塊14、編碼緩沖模塊15、編碼選擇模塊16，所述的編碼產(chǎn)生模塊13的出端2腳通過數(shù)據(jù)線依次串接編碼移位模塊14、編碼緩沖模塊15、編碼選擇模塊16各入出端1、2腳后與累加器模塊4入端連接，時(shí)鐘CLK分別與編碼產(chǎn)生模塊13、編碼移位模塊14、編碼緩沖模塊15、編碼選擇模塊16的各入端3腳并接，編碼選擇模塊16的入端4腳與時(shí)序控制模塊6的出端連接，編碼產(chǎn)生模塊13、編碼移位模塊14、編碼緩沖模塊15、編碼選擇模塊16各入端5腳分別與電源17的出端+V電壓端并接、各入端6腳與地端并接。

本實(shí)用新型相比背景技術(shù)具有如下優(yōu)點(diǎn)：

1、本實(shí)用新型采用編碼分路模塊3、累加器模塊4完成了編碼調(diào)制信號連續(xù)波雷達(dá)的并行數(shù)字化相關(guān)解調(diào)，提高了相關(guān)解調(diào)性能。

2、本實(shí)用新型各部件采用一片集成電路制作，具備高可靠、成本低等優(yōu)點(diǎn)。

附圖說明

圖1是本實(shí)用新型電原理方框圖。

圖2是本實(shí)用新型累加器模塊4的電原理圖。

圖3是本實(shí)用新型編碼分路模塊3的電原理圖。

具體實(shí)施方式