[實用新型]用于編碼調(diào)制信號的并行數(shù)字化相關(guān)處理器

有效

• 申請?zhí)枺?/td>: 200920101768.2
• 申請日: 2009-03-09
• 公開（公告）號: CN201345644Y
• 公開（公告）日: 2009-11-11
• 發(fā)明（設(shè)計）人: 陳鏡;劉兵;趙錦華;馬瑞平;季嬌若;趙向陽;高躍清;張紅旗
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第五十四研究所
• 主分類號: H03M3/00
• 分類號: H03M3/00;G01S7/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1、一種用于編碼調(diào)制信號的并行數(shù)字化相關(guān)處理器，它包括數(shù)據(jù)讀取模塊(1)、數(shù)據(jù)緩沖模塊(2)、增益控制模塊(5)、時序控制模塊(6)、數(shù)據(jù)輸出模塊(7)、電源(17)，其特征在于：還包括編碼分路模塊(3)、累加器模塊(4)，所述的數(shù)據(jù)讀取模塊(1)的出端通過數(shù)據(jù)線依次串接數(shù)據(jù)緩沖模塊(2)、累加器模塊(4)、增益控制模塊(5)后與數(shù)據(jù)輸出模塊(7)的入端連接，累加器模塊(4)另一輸入端與編碼分路模塊(3)的出端連接，時序控制模塊(6)的三個出端分別與數(shù)據(jù)緩沖模塊(2)、編碼分路模塊(3)、數(shù)據(jù)輸出模塊(7)的時序入端并接，時鐘CLK分別與編碼分路模塊(3)、累加器模塊(4)的時鐘入端并接，電源(17)出端+V電壓端分別與各模塊相應(yīng)電源端連接。

2、根據(jù)權(quán)利要求1所述的用于編碼調(diào)制信號的并行數(shù)字化相關(guān)處理器，其特征在于：累加器模塊(4)包括數(shù)據(jù)讀取鎖存器(8)、數(shù)據(jù)變換器(9)、加法器(10)、數(shù)據(jù)輸出鎖存器(11)、計數(shù)器(12)，所述的數(shù)據(jù)讀取鎖存器(8)入端1腳通過數(shù)據(jù)線與數(shù)據(jù)緩沖模塊(2)的出端連接，數(shù)據(jù)讀取鎖存器(8)的出端2腳通過數(shù)據(jù)線依次串接數(shù)據(jù)變換器(9)、加法器(10)、數(shù)據(jù)輸出鎖存器(11)各入出端1、2腳后與增益控制模塊(5)的入端連接，數(shù)據(jù)變換器(9)的入端3腳與編碼分路模塊(3)的出端連接，時鐘CLK分別與數(shù)據(jù)讀取鎖存器(8)、加法器(10)的各3腳及計數(shù)器(12)的1腳并接，計數(shù)器(12)出端2腳與數(shù)據(jù)輸出鎖存器(11)的入端3腳連接，數(shù)據(jù)讀取鎖存器(8)、數(shù)據(jù)變換器(9)、加法器(10)、數(shù)據(jù)輸出鎖存器(11)、計數(shù)器(12)的各入端5腳分別與電源(17)的出端+V電壓端并接、各入端6腳與地端并接。

3、根據(jù)權(quán)利要求1或2所述的用于編碼調(diào)制信號的并行數(shù)字化相關(guān)處理器，其特征在于：編碼分路模塊(3)包括編碼產(chǎn)生模塊(13)、編碼移位模塊(14)、編碼緩沖模塊(15)、編碼選擇模塊(16)，所述的編碼產(chǎn)生模塊(13)的出端2腳通過數(shù)據(jù)線依次串接編碼移位模塊(14)、編碼緩沖模塊(15)、編碼選擇模塊(16)各入出端1、2腳后與累加器模塊(4)入端連接，時鐘CLK分別與編碼產(chǎn)生模塊(13)、編碼移位模塊(14)、編碼緩沖模塊(15)、編碼選擇模塊(16)的各入端3腳并接，編碼選擇模塊(16)的入端4腳與時序控制模塊(6)的出端連接，編碼產(chǎn)生模塊(13)、編碼移位模塊(14)、編碼緩沖模塊(15)、編碼選擇模塊(16)各入端5腳分別與電源(17)的出端+V電壓端并接、各入端6腳與地端并接。