[實用新型]SIP基板的封裝結構

無效

• 申請號: 200920074724.5
• 申請日: 2009-11-26
• 公開（公告）號: CN201549489U
• 公開（公告）日: 2010-08-11
• 發明（設計）人: 李強;曾志敏;高金德
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L23/12
• 分類號: H01L23/12;H01L21/50
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 張驥

技術領域

本實用新型涉及一種系統級封裝技術，具體涉及一種SIP基板的封裝結構。

背景技術

隨著整個系統功耗、面積、便攜性以及功能的要求越來越高，怎樣將多個不同功能的電路整合在一起，對芯片的設計、制造以及封裝都提出了新的要求。

片上系統(SOC)是一種解決方案，在芯片設計階段時就將各個不同功能的IP整合到一個芯片中。此方案對芯片的設計和制造要求較高，面市時間較長。

作為一種替代方案，出現了一種系統級封裝SIP(System?in?package)技術，該技術將普通PCB(電路板)作為SIP基板，根據需求，在一塊PCB基板上進行布線和芯片布局設計，先將一些被動元件通過SMT(表面貼裝技術)安裝到這個PCB基板上，然后再將現有的不同功能的芯片通過類似傳統封裝的工藝安裝、打線、塑封到一個封裝中。這種在封裝內實現的系統方案，由于只是涉及到封裝方式的改變，因而實現較快，整個成本較低，方案也更加靈活，可以快速應對市場的變化。

但是不同的芯片要整合到一個封裝中，對于SIP基板的設計，尤其是應力設計提出了極高的要求。而普通的PCB是塑膠材質，與硅材料的熱膨脹系數(CTE)差別較大，如果直接將其當作傳統的lead?frame(引線框)進行裝片(Die?attach)、打線(Wire?bond)、模塑(molding)等傳統封裝工藝，在封裝的熱過程中，由于SIP基板與硅的CTE不匹配，會導致收縮率不同，使芯片產生變形、收縮、翹曲而產生額外的機械應力，嚴重的將導致芯片有微裂紋，輕的也會使某些對外部應力敏感的芯片發生失效。如flash芯片，由于應力匹配不好，封裝過程中產生的外部機械應力容易引起芯片產生裂紋或氧化層質量變差等問題，從而發生芯片失效或者性能退化。

實用新型內容

本實用新型所要解決的技術問題是提供一種SIP基板的封裝結構，它可以低成本地防止待安裝芯片因封裝應力而產生的變形失效。

為解決上述技術問題，本實用新型SIP基板的封裝結構的技術解決方案為：

包括SIP基板、目標芯片；所述目標芯片與SIP基板之間設置一層或多層假硅片。

所述假硅片與目標芯片之間，以及假硅片與SIP基板之間，或者假硅片與假硅片之間分別通過芯片粘接膠粘接為一體。

本實用新型可以達到的技術效果是：

本實用新型通過在待安裝的目標芯片與SIP基板之間設置一層或多層假硅片，由假硅片來承擔封裝過程中由于SIP基板與目標芯片之間熱膨脹系數不匹配而產生的應力，從而起到保護待安裝的目標芯片，增強目標芯片抗外部應力的作用。

附圖說明

下面結合附圖和具體實施方式對本實用新型作進一步詳細的說明：

圖1是本實用新型SIP基板的封裝結構的示意圖。

圖中附圖標記說明：

1為SIP基板，????????????2為目標芯片(target?die)，

3為芯片粘接膠，?????????4為假硅片(dummy?silicon)。

具體實施方式

如圖1所示，本實用新型SIP基板的封裝結構，包括SIP基板1、目標芯片(target?die)2，目標芯片2與SIP基板1之間設置一層或多層假硅片(dummy?silicon)4；假硅片4與目標芯片2及SIP基板1分別通過芯片粘接膠3粘接為一體。

本實用新型通過在待安裝的目標芯片2與SIP基板1之間設置一層或多層假硅片4，由假硅片4來承擔封裝過程中由于SIP基板1與目標芯片2之間熱膨脹系數不匹配而產生的應力，從而起到保護待安裝的目標芯片2，增強目標芯片2抗外部應力的作用。

這是由于假硅片4與目標芯片2的材料都是硅，二者的熱膨脹系數相同，所以目標芯片2幾乎不受到封裝過程中額外的應力。同時假硅片4本身的強度遠大于SIP基板1，從而增加了目標芯片2抵御整個SIP封裝應力的能力。

假硅片4可取材于晶圓廠報廢的晶圓(wafer)或者其他適合的硅材料襯底基板，成本低廉。

本實用新型的安裝過程如下：

1、在SIP基板1上點芯片粘接膠3；

2、安裝假硅片4，烘烤固定；

3、在假硅片4上再次點芯片粘接膠3；

4、安裝目標芯片2，烘烤固定；

5、導線鍵合(打線)，模塑，固化，標記，切割，完成產品。

本實用新型在不改變基本封裝流程和工藝的前提下，能有效改善目標芯片2與SIP基板1之間的應力匹配，并且能夠增加目標芯片2的抗應力能力。