[發明專利]用于系統級CMOS集成電路的二次線性電源系統的防閂鎖電路

無效

• 申請號: 200910309968.1
• 申請日: 2010-02-01
• 公開（公告）號: CN101727122A
• 公開（公告）日: 2010-06-09
• 發明（設計）人: 黨進;倪風雷;張慶利;介黨陽;郭闖強;劉宏
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G05F1/569
• 分類號: G05F1/569
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 王吉東

技術領域

本發明涉及一種防閂鎖電路。

背景技術

CMOS集成電路由于其具有靜態功率低、扇出能力強、溫度穩定性好以及抗噪聲能力強等 優點在航空、航天中應用廣泛。而在CMOS集成電路中，閂鎖是一種不可避免的寄生效應，這 種效應是由CMOS晶片內固有的2個寄生雙極型晶體管所引起，構成一種PNPN結構，一旦觸發 這種結構，在電源與地形成低阻抗大電流通路，導致器件損傷甚至毀壞。針對器件級的電路 ，由于其功耗小，通常從版圖、工藝方面抑制閂鎖，例如采用SOS(宇航級藍寶石)工藝、 電源端加電阻等措施；而針對系統級、大規模的CMOS電路，由于其功耗大，不能完全采用器 件級的防閂鎖措施，目前對于閂鎖的抑制尚無可行措施。

發明內容

本發明的目的是解決目前在系統級、大規模的CMOS電路中存在的閂鎖效應無法抑制的問 題，提供了一種用于系統級CMOS集成電路的二次線性電源系統的防閂鎖電路。

它包括低壓差線性穩壓器、閂鎖檢測電路、單穩態觸發電路、撬杠輸出電路(7)、關 斷電源電路(8)和泄放電流電路；

n個低壓差線性穩壓器的電源輸入端分別連接一個一次電源的正極輸出端，n個低壓差線 性穩壓器的報警輸出端相連后再與閂鎖檢測電路的輸入端相連，閂鎖檢測電路的輸出端連接 單穩態觸發電路的觸發信號輸入端，單穩態觸發電路的輸出端連接撬杠輸出電路的輸入端， 撬杠輸出電路的n個關斷電源信號輸出端分別連接一個關斷電源電路的輸入端，每個關斷電 源電路的輸出端連接一個低壓差線性穩壓器的控制信號輸入端，撬杠輸出電路的n個泄放電 流信號輸出端分別連接一個泄放電流電路的控制信號輸入端，每個泄放電流電路的電流輸入 端連接一個低壓差線性穩壓器的電源輸出端，每個泄放電流電路的電流輸出端均與地相連， 其中n為正整數。

本發明的防閂鎖電路，能夠有效的檢測閂鎖事件，并在檢測到閂鎖事件時關斷電源、快 速泄放電流，保護二次線性電源系統，保證了二次電源系統的高可靠性和高安全性。

附圖說明

圖1為本發明的防閂鎖電路的結構示意圖；

圖2為本發明具體實施方式二的上電復位電路的電路示意圖；

圖3為圖2中B處電壓的時域曲線圖；

圖4為本發明具體實施方式三的單穩態觸發電路的電路示意圖；

圖5為本發明具體實施方式四的撬杠輸出電路的電路示意圖；

圖6為本發明具體實施方式五的實施例的電路示意圖。

具體實施方式

具體實施方式一：結合圖1說明本具體實施方式，本具體實施方式包括低壓差線性穩壓 器3、閂鎖檢測電路4、單穩態觸發電路6、撬杠輸出電路7、關斷電源電路8和泄放電流電路 9；

n個低壓差線性穩壓器3的電源輸入端分別連接一個一次電源的正極輸出端Vin，n個低壓 差線性穩壓器3的報警輸出端相連后再與閂鎖檢測電路4的輸入端相連，閂鎖檢測電路4的輸 出端連接單穩態觸發電路6的觸發信號輸入端，單穩態觸發電路6的輸出端連接撬杠輸出電路 7的輸入端，撬杠輸出電路7的n個關斷電源信號輸出端分別連接一個關斷電源電路8的輸入端 ，每個關斷電源電路8的輸出端連接一個低壓差線性穩壓器3的控制信號輸入端，撬杠輸出電 路7的n個泄放電流信號輸出端分別連接一個泄放電流電路9的控制信號輸入端，每個泄放電 流電路9的電流輸入端連接一個低壓差線性穩壓器3的電源輸出端，每個泄放電流電路9的電 流輸入端均與地相連，其中n為正整數。

防閂鎖電路正常工作時，閂鎖檢測電路4監測閂鎖事件的發生。在閂鎖檢測電路4未檢測 到閂鎖事件時，閂鎖檢測電路4輸出高電平給單穩態觸發電路6，此時單穩態觸發電路6未被 觸發；當閂鎖檢測電路4檢測到閂鎖事件時，閂鎖檢測電路4的輸出信號將從高電平變為低電 平，由此產生的下降沿將觸發單穩態觸發電路6，進而啟動撬杠輸出電路7，撬杠輸出電路7 輸出關斷電源信號，控制關斷電源電路8關斷所有低壓差線性穩壓器3的線性電源輸出，即關 斷二次線性電源，撬杠輸出電路7還輸出電流泄放信號，控制泄放電流電路9快速泄放閂鎖產 生的大電流。閂鎖效應解除后，單穩態觸發電路6的輸出信號結束并恢復原穩定狀態，低壓 差線性穩壓器3重新恢復工作狀態。