[發明專利]用于系統級CMOS集成電路的二次線性電源系統的防閂鎖電路

無效

• 申請號: 200910309968.1
• 申請日: 2010-02-01
• 公開（公告）號: CN101727122A
• 公開（公告）日: 2010-06-09
• 發明（設計）人: 黨進;倪風雷;張慶利;介黨陽;郭闖強;劉宏
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G05F1/569
• 分類號: G05F1/569
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 王吉東

1.用于系統級CMOS集成電路的二次線性電源系統的防閂鎖電路，其特征在于它包括低壓差線性穩壓器（3）、閂鎖檢測電路（4）、單穩態觸發電路（6）、撬杠輸出電路（7）、關斷電源電路（8）和泄放電流電路（9）；

n個低壓差線性穩壓器（3）的電源輸入端分別連接一個一次電源的正極輸出端（Vin），n個低壓差線性穩壓器（3）的報警輸出端相連后再與閂鎖檢測電路（4）的輸入端相連，閂鎖檢測電路（4）的輸出端連接單穩態觸發電路（6）的觸發信號輸入端，單穩態觸發電路（6）的輸出端連接撬杠輸出電路（7）的輸入端，撬杠輸出電路（7）的n個關斷電源信號輸出端分別連接一個關斷電源電路（8）的輸入端，每個關斷電源電路（8）的輸出端連接一個低壓差線性穩壓器（3）的控制信號輸入端，撬杠輸出電路（7）的n個泄放電流信號輸出端分別連接一個泄放電流電路（9）的控制信號輸入端，每個泄放電流電路（9）的電流輸入端連接一個低壓差線性穩壓器（3）的電源輸出端，每個泄放電流電路（9）的電流輸出端均與地相連，其中n為正整數；

所述的撬杠輸出電路（7）由第七電阻（R7）、第八電阻（R8）、第九電阻（R9）、第十電阻（R10）、第十一電阻（R11）、第三三極管（T3）、第四三極管（T4）、第二電容器（C2）、第三電容器（C3）、第四電容器（C4）、n個第十二電阻（R12）、n個第十三電阻（R13）、n個第十四電阻（R14）、n個第十五電阻（R15）、n個第五三極管（T5）以及n個第六三極管（T6）組成；

第七電阻（R7）的一端作為撬杠輸出電路（7）的輸入端，第八電阻（R8）的一端、第九電阻（R9）的一端、第三三極管（T3）的發射極、第二電容器（C2）的正極和第三電容器（C3）的正極都與直流電源的正極輸出端V⁺相連，第七電阻（R7）的另一端和第八電阻（R8）的另一端都與第四三極管（T4）的基極相連，第四三極管（T4）的發射極和第九電阻（R9）的另一端都與第三三極管（T3）的基極相連，第四三極管（T4）的集電極經第十電阻（R10）接地，第三三極管（T3）的集電極連接n個第十四電阻（R14）的一端，每個第十四電阻（R14）的另一端都與一個第十五電阻（R15）的一端、一個第六三極管（T6）的基極相連，每個第十五電阻（R15）的另一端和每個第六三極管（T6）的發射極均接地，n個第六三極管（T6）的集電極分別作為撬杠輸出電路（7）的n個關斷電源信號輸出端，第四電容器（C4）的正極和第十一電阻（R11）的一端都與第三三極管（T3）的集電極相連，第四電容器（C4）的負極與第十一電阻（R11）的另一端相連后再分別連接n個第十二電阻（R12）的一端，每個第十二電阻（R12）的另一端都與一個第十三電阻（R13）的一端、一個第五三極管（T5）的基極相連，每個第十三電阻（R13）的另一端和每個第五三極管（T5）的發射極均接地，n個第五三極管（T5）的集電極分別作為撬杠輸出電路（7）的n個泄放電流信號輸出端，第二電容器（C2）的負極和第三電容器（C3）的負極均接地。

2.根據權利要求1所述的用于系統級CMOS集成電路的二次線性電源系統的防閂鎖電路，其特征在于它還包括一個上電復位電路（5），所述的上電復位電路（5）由第一電阻（R1）、第二電阻（R2）、第三電阻（R3）、第四電阻（R4）、第五電阻（R5）、第六電阻（R6）、第二十七電阻（R27）、第一三極管（T1）、第二三極管（T2）以及第一電容器（C1）組成，所述第一電阻（R1）的一端、第三電阻（R3）的一端和第二三極管（T2）的發射極都與第二十七電阻（R27）的一端相連，第二十七電阻（R27）的另一端連接一次電源的正極輸出端（Vin），第一三極管（T1）的基極和第五電阻（R5）的一端都與第二電阻（R2）的一端相連，第二電阻（R2）的另一端和第一電容器（C1）的正極都與第一電阻（R1）的另一端相連，第三電阻（R3）的另一端和第四電阻（R4）的一端都與第一三極管（T1）的集電極相連，第四電阻（R4）的另一端連接第二三極管（T2）的基極，第五電阻（R5）的另一端和第六電阻（R6）的一端都與第二三極管（T2）的集電極相連，第一電容器（C1）的負極、第一三極管（T1）的發射極和第六電阻（R6）的另一端均接地，第二三極管（T2）的集電極引出一端作為上電復位電路（5）的輸出端，該輸出端連接單穩態觸發電路（6）的復位清零輸入端。

3.根據權利要求1或2所述的用于系統級CMOS集成電路的二次線性電源系統的防閂鎖電路，其特征在于所述的單穩態觸發電路（6）由用于控制閂鎖觸發時間的第一斯密特觸發器、用于清除閂鎖信號的第二斯密特觸發器、第一與非門（N1）和第二與非門（N2）組成，所述第一斯密特觸發器由第八電容器（C8）、第二十五電阻（R25）和第一芯片（LS1）組成，所述第二斯密特觸發器由第九電容器（C9）、第二十六電阻（R26）和第二芯片（LS2）組成，第八電容器（C8）的正極連接第一芯片（LS1）的C端，第八電容器（C8）的負極和第二十五電阻（R25）的一端都與第一芯片（LS1）的R端相連，第一芯片（LS1）的A端作為單穩態觸發電路（6）的觸發信號輸入端，第一芯片（LS1）的Q端連接第二芯片（LS2）的A端，第九電容器（C9）的正極連接第二芯片（LS2）的C端，第九電容器（C9）的負極和第二十六電阻（R26）的一端都與第二芯片（LS2）的R端相連，第二芯片（LS2）的?端連接第一與非門（N1）的第一輸入端，第一與非門（N1）的第二輸入端和第二芯片（LS2）的CLR端相連后引出一端作為單穩態觸發電路（6）的復位清零輸入端，第二與非門（N2）的兩個輸入端都與第一與非門（N1）的輸出端相連，第二與非門（N2）的輸出端連接第一芯片（LS1）的CLR端，第二十五電阻（R25）的另一端、第一芯片（LS1）的B端、第二十六電阻（R26）的另一端和第二芯片（LS2）的B端都與直流電源的正極輸出端V⁺相連，第一芯片（LS1）的端作為單穩態觸發電路（6）的輸出端，所述第一芯片（LS1）和第二芯片（LS2）的型號均為SN54LS221。