[發明專利]一種低電位梯度氧化鋅壓敏電阻材料及其制備方法

有效

• 申請號: 200910273178.2
• 申請日: 2009-12-10
• 公開（公告）號: CN101759431A
• 公開（公告）日: 2010-06-30
• 發明（設計）人: 萬帥;劉文;呂文中;范桂芬
• 申請（專利權）人: 華中科技大學;深圳大學
• 主分類號: C04B35/453
• 分類號: C04B35/453;C04B35/622;H01C7/112
• 代理公司: 華中科技大學專利中心 42201
• 代理人: 曹葆青

技術領域

本發明屬于壓敏電阻材料技術領域，具體涉及一種低電位梯度氧化鋅 壓敏電阻材料及其制備方法。

背景技術

隨著電子設備功能的增加，輸入/輸出連接器也隨之增多，人體靜電放 電(ESD)保護問題變得愈發不容忽視。疊層片式壓敏電阻器(MLV)是 采用壓敏陶瓷材料及疊層制造工藝而開發生產的新型ESD抑制器，與傳統 圓片壓敏電阻器相比具有體積小、通流容量大、響應速度快、電容量選擇 范圍大、適合表面安裝和易實現低壓化等特性。鑒于片式壓敏電阻器具有 上述優點，其被廣泛地應用于手機、筆記本電腦、汽車電子等電子產品中。 從MLV的疊層結構來看，影響其電學性能最主要的因素為陶瓷層壓敏電阻 材料，目前多采用ZnO-Bi₂O₃-TiO₂系低電位梯度壓敏電阻材料作為有效層， 其電位梯度可以達到相對較低的范圍，一般為40-150V/mm，但是燒結溫度 卻很高，以致在MLV制造中無法實現與純銀內電極的低溫共燒而只能使用 價格較高的貴金屬Pd或Pt，從而增加MLV的生產成本。隨著MLV進一 步向小型化、復合化、低壓化、生產大規模化方向發展，對有效層壓敏電 阻材料電位梯度、非線性系數等提出了更高的要求。另外，為了控制生產 成本，降低燒結溫度以實現陶瓷層材料與純銀內電極的低溫共燒及減小因 Bi₂O₃揮發導致材料的成份波動對電性能的影響顯得尤為重要。

發明內容

本發明的目的在于提供一種低電位梯度氧化鋅壓敏電阻材料，該壓敏 電阻材料可以在提高非線性系數和降低漏電流的同時，得到低電位梯度范 圍內的一系列電位梯度值；本發明還提供了該電阻材料的制備方法，可以 改進制備工藝和降低燒結溫度。

本發明提供的低電位梯度氧化鋅壓敏電阻材料，其特征在于：該壓敏 電阻材料是在ZnO-Bi₂O₃-TiO₂系的壓敏電阻材料中添加鉍硼玻璃，所添加 的鉍硼玻璃與ZnO-Bi₂O₃-TiO₂系的壓敏電阻材料的質量百分比為0.4～3％。

作為上述技術方案的改進，所述壓敏電阻材料的組分及含量可優選為： ZnO?92.5～95.9mol％；Bi₂O₃0.5～3mol％；TiO₂0.4～2mol％；Co₂O₃0.1～2mol％；MnCO₃0.2～2mol％；Sb₂O₃0.05～1mol％；Cr₂O₃0.1～ 1mol％；作為上述技術方案的進一步改進，所述鉍硼玻璃的組分和含量可 優選為：Bi₂O₃30～70mol％，余量為B₂O₃。

本發明提供的低電位梯度氧化鋅壓敏電阻材料的制備方法，其特征在 于，該方法包括下述步驟：

(1)將Bi₂O₃和B₂O₃混合均勻，然后經過熔融、淬火、球磨、干燥和 過篩工藝獲得鉍硼玻璃；

(2)將鉍硼玻璃料添加到ZnO-Bi₂O₃-TiO₂系的壓敏電阻材料中，然后 經過球磨、干燥、過篩工藝獲得壓敏電阻粉料；

(3)加壓成型；

(4)在850～950℃的溫度范圍內燒結成瓷。

本發明在ZnO-Bi₂O₃-TiO₂系的壓敏電阻材料主料中添加適量的低熔點 鉍硼玻璃，其作用機理在于與氧化鋅壓敏電阻材料兼容較好的低熔點鉍硼 玻璃在燒結過程中能夠有效促進氧化鋅晶粒的生長和改善壓敏陶瓷微觀結 構，并且在提高非線性系數和降低漏電流的同時，通過各組分含量的變化 得到低電位梯度范圍內的一系列電位梯度值，而且其燒結溫度也得到大幅 度的降低，較好地解決了低電位梯度壓敏電阻材料低溫燒結和低電位梯度 兩個相互制約的問題，為實現MLV陶瓷層壓敏電阻材料與純銀電極的低溫 共燒提供了必要條件。