[發(fā)明專利]深溝槽絕緣柵極雙極晶體管

無效

• 申請?zhí)枺?/td>: 200910261915.7
• 申請日: 2009-12-21
• 公開（公告）號: CN101789431A
• 公開（公告）日: 2010-07-28
• 發(fā)明（設計）人: 維杰伊·帕塔薩拉蒂;蘇吉特·巴納吉
• 申請（專利權）人: 電力集成公司
• 主分類號: H01L27/082
• 分類號: H01L27/082;H01L29/739
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 宋鶴;南霆

技術領

本發(fā)明涉及功率半導體器件結構和用于制造高壓晶體管的工藝。

背景技術

高壓場效應晶體管(HVFET)以及高壓功率半導體器件的其他變種是半導體領域公知的。許多HVFET使用了這樣的器件結構：該結構包括輕度摻雜的、延伸的漏極區(qū)域，當器件處于“關斷”狀態(tài)時，該區(qū)域支撐或阻斷所施加的高壓(例如幾百伏特)。由于高電阻的外延層，工作于高電壓(例如500-700V或更高)的普通MOSFET功率器件的“導通”狀態(tài)漏極-源極電阻(R_DS(ON))通常很大，在高漏極電流的情況下尤其如此。例如，在傳統(tǒng)的功率MOSFET中，輕度摻雜的延伸的漏極區(qū)域(也稱為漂移區(qū))通常涉及晶體管總的導通狀態(tài)電阻的95％。

為了對抗傳導損耗問題，已經提出了各種替換性的設計結構。例如，在垂直薄硅(VTS)MOSFET中，通過在薄的硅層中采用分級摻雜分布來降低傳導損耗，所述薄的硅層被位置相鄰的厚氧化物中嵌入的場板(fieldplate)耗盡。但是，VTS結構的一個問題是由于大的場板(耦合到源極端子)對硅柱(耦合到漏極端子)的重疊造成較大的輸出電容(Coss)。這種較大的輸出電容限制了器件的高頻開關性能。傳統(tǒng)的VTS?MOSFET結構的另一個缺點是需要經過漂移區(qū)域沿垂直方向的線性分級的摻雜分布，這常常難以控制并且制造成本很高。

在稱為CoolMOS^TM概念的另一種途徑中，通過交替的N-和P-降低表面場(RESURF)層來減小傳導損耗。在CoolMOS^TM器件中，只通過多數(shù)(majority)載流子來提供電導性，即，沒有雙極電流(少數(shù)載流子)的貢獻。由于CoolMOS^TM高壓功率MOSFET設計不包括大的溝槽場板結構，所以它還因較低的Coss而有利。不過，在某些應用中，CoolMOS^TM設計仍然會有高到不可接受的傳導性損耗。

絕緣柵極雙極晶體管(即IGBT)是少數(shù)載流子功率半導體器件，它通過在單一的器件結構中由FET控制輸入和雙極功率開關晶體管相結合而實現(xiàn)了較低的傳導損耗。但IGBT設計的主要缺點是，由于外延漂移區(qū)域中堆積的少數(shù)載流子造成的特征“尾電流”，開關頻率通常被限制在60kHz或更低。換言之，在更高頻率(100kHz或更高)下由較差的開關性能造成的開關損耗仍然是個問題。針對改善IGBT設計的開關速度而進行的嘗試包括使用超薄晶片(～75μm或更小)的非穿通結構。但是超薄晶片工藝帶來了顯著的成本增加，并增加了制造工藝的復雜性。

附圖說明

根據(jù)下文的詳細說明以及附圖會更完整地理解本發(fā)明，但是不應認為本發(fā)明局限于所示的具體實施例，它們僅僅是用于說明和理解。

圖1圖示了深溝槽絕緣柵極雙極晶體管(IGBT)結構的示例性側面剖視圖。

圖2圖示了另一種深溝槽絕緣柵極雙極晶體管(IGBT)結構的示例性側面剖視圖。

圖3A圖示了制造處理中，在P+襯底上形成N-摻雜的外延層的初始步驟之后，深溝槽IGBT結構的示例性側面剖視圖。

圖3B圖示了在垂直深溝槽刻蝕之后，圖3A的示例性器件結構。

圖3C圖示了在形成填充深垂直溝槽的電介質區(qū)域之后，圖3B的示例性器件結構。

圖3D圖示了在對硅襯底的頂面進行掩膜、然后進行第一電介質刻蝕之后，圖3C的示例性器件結構。

圖3E圖示了在形成柵極溝槽的第二電介質刻蝕之后，圖3D的示例性器件結構。

圖3F圖示了在柵極溝槽中形成溝槽柵極之后，圖3E的示例性器件結構。

圖3G圖示了在形成源極(集電極)和主體區(qū)域之后，圖3F的示例性器件結構。

圖4是對于示例性深溝槽IGBT器件結構(例如圖1所示的結構)，外延層摻雜分布隨歸一化距離的曲線圖。

具體實施方式

下面的說明中闡述了具體細節(jié)(例如材料類型、尺寸、結構特征、工藝步驟等)以提供對于本發(fā)明的完整理解。但是，本領域技術人員理解，實施本發(fā)明并不一定需要這些具體細節(jié)。應當明白，附圖中的要素是代表性的，并且為了清楚起見并未按比例繪制。