[發明專利]線接合芯片封裝結構無效
| 申請號: | 200910260366.1 | 申請日: | 2009-12-17 |
| 公開(公告)號: | CN101814474A | 公開(公告)日: | 2010-08-25 |
| 發明(設計)人: | 謝東憲;陳南誠 | 申請(專利權)人: | 聯發科技股份有限公司 |
| 主分類號: | H01L23/485 | 分類號: | H01L23/485;H01L23/488;H01L23/49 |
| 代理公司: | 北京萬慧達知識產權代理有限公司 11111 | 代理人: | 葛強;張一軍 |
| 地址: | 中國臺灣新竹科*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 接合 芯片 封裝 結構 | ||
技術領域
本發明有關于半導體封裝結構,更具體地,有關于一種線接合(wire?bonding)芯片封裝結構。
背景技術
如現有技術所知,通過在裸芯片(die)以及基板(substrate)上的接合點(bonding?points),而將裸芯片安置在基板上存在各種芯片(chip)封裝技術,例如,球柵陣列(Ball?Grid?Array,BGA)、線接合、倒晶(flip-chip)等等。為了保證電子產品或者通訊裝置的小型化以及多功能,半導體封裝結構需要體積上盡量小、多引腳連接、高速以及高功能。
由于對更小、更快以及更便宜的電子裝置不斷增長的需求的驅動,半導體產業連續將價格低廉的線接合技術推進到越來越高的級別。然而,倒晶技術已經成為更高的輸入/輸出(I/O)焊盤數量以及更高的時鐘速率的所選技術。這個趨勢不僅僅可以由多數處理器所反映出來,而且,高端特殊應用集成電路(Application-Specific?Integrated?Circuit,ASIC)以及數字信號處理器(Digital?SignalProcessor,DSP)也使用倒晶技術組裝。但是,主流(mainstream)封裝技術仍然是線接合,因為對于小于500I/O焊盤的裝置來說,線接合的價格優勢仍然明顯。當倒晶裝配(assembly)使高效能裝置受益時,對于多數的主流應用而言,成本就成為了巨大的挑戰。因此,業界仍然將主要的努力放在降低成本上。
產品成本、封裝裝置效能以及整體的體積決定了(interconnecting)在倒晶與線接合之間進行選擇以用于IC互連,當前應用中,線接合的最大的優勢在于,制造靈活以及打線機(wire?bonder)的絕對數量(sheer?quantity)。因此,線接合成為了已經進行了透徹研究以及被深入理解的成熟技術以及產品制造工藝。因此,打線機成為常用品,并不像用于倒晶接合的高級裸芯片依附平臺,此外,線接合技術很靈活。高頻應用中,新封裝設計以及線長度的嚴格控制已經進一步擴展了線接合封裝結構的電效能范圍。
盡管如此,最近十年的半導體生產技術的迅速發展情況下,因為裸芯片體的體積已經迅速縮小,相似地,裸芯片上的I/O接合焊盤間距(pitch)已經達到了打線機的極限。因此,有必要在業界提供一種改進的封裝結構,以將線接合技術的使用壽命延長到下一代技術節點(例如,55nm以下),以及解決由于裸芯片體積減小而引起的接合焊盤間距限制問題。
發明內容
有鑒于此,本發明目的之一在于提供一種線接合芯片封裝結構,以解決由于裸芯片體積減小而引起的接合焊盤間距限制問題。
本發明提供一種線接合芯片封裝結構,包含:芯片載體;半導體裸芯片,設置在該芯片載體的裸芯片依附面上,其中,多個輸入/輸出焊盤位于該半導體裸芯片之內或者之上;重接線層壓結構,位于該半導體裸芯片之上,該重接線層壓結構包含多個重新分配接合焊盤,其中,該多個重新分配接合焊盤耦接該多個輸入/輸出焊盤;以及多個接合線,將該多個重新分配接合焊盤與該芯片載體互連。
本發明再提供一種線接合芯片封裝結構,包含:芯片載體;半導體裸芯片,設置在該芯片載體的裸芯片依附面上,其中,多個輸入/輸出焊盤位于該半導體裸芯片之內或者之上;支撐結構,包圍該半導體裸芯片;重接線層壓結構,位于該半導體裸芯片之上,該重接線層壓結構包含多個重新分配接合焊盤,其中,該多個重新分配接合焊盤耦接該多個輸入/輸出焊盤;以及多個接合線,將該多個重新分配接合焊盤與該芯片載體互連。
本發明目的之一在于提供一種線接合芯片封裝結構,可解決由于裸芯片體積減小而引起的接合焊盤間距限制問題,從而提高芯片效能。
附圖說明
圖1為根據本發明的一個實施例的示例的擴散型晶圓級封裝結構的原理平面圖。
圖2為圖1中,沿著線I-I’的擴散型WLP的截面示意圖。
圖3為制造如圖2所示的擴散型WLP的步驟的示意圖。
圖4為根據本發明的另一個實施例的,擴散型WLP截面示意圖。
圖5為根據本發明的再一個實施例的接合芯片封裝結構的截面示意圖。
圖6為根據本發明再一個實施例的線接合芯片封裝結構的截面示意圖。
圖7為根據本發明的再一個實施例的線接合芯片封裝結構的截面示意圖。
圖8為根據本發明的再一個實施例的線接合芯片封裝結構的截面示意圖。
圖9以及圖10為根據本發明的截面視圖的的重新分配接合焊盤的一些示意變形。
具體實施方式
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于聯發科技股份有限公司,未經聯發科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910260366.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:利用鈍化后互連結構形成的硅通孔
- 下一篇:處理基板的設備和方法





