[發明專利]低襯底電阻的晶圓級芯片尺寸封裝及其制造方法有效

申請號：	200910253713.8	申請日：	2009-12-10
公開（公告）號：	CN102097404A	公開（公告）日：	2011-06-15
發明（設計）人：	馮濤	申請（專利權）人：	萬國半導體有限公司
主分類號：	H01L23/48	分類號：	H01L23/48;H01L23/482;H01L23/488;H01L21/60
代理公司：	上海新天專利代理有限公司 31213	代理人：	王敏杰
地址：	美國加利福尼亞州94***	國省代碼：	美國;US
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	襯底電阻晶圓級芯片尺寸封裝及其制造方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及一種半導體封裝結構和制造方法，特別涉及一種低襯底電阻的晶圓級芯片尺寸封裝及其制造方法。

背景技術

晶圓級芯片尺寸封裝(Wafer?Level?Chip?Scale?Packaging，WLCSP)是一種集成電路芯片封裝技術，不同于傳統的芯片封裝方式(先切割再封測，而封裝后至少增加原芯片20％的體積)，此種最新技術是先在晶圓上進行封裝測試，然后切割成一個個的lC顆粒，因此封裝后的體積即等同IC裸晶的原尺寸，對于晶圓級芯片封裝而言，封裝面積與芯片面積的比率小于1.2。

最近所開發的電子裝置例如移動電話、便攜式電腦、攝像機、個人數字助理及其他類似裝置，借助晶圓級芯片尺寸封裝技術的使用，在增加元件密度、性能、與成本效益的同時，減少了裝置的重量與尺寸。

如中國專利公開號CN101383292A中，披露了一種芯片封裝體、其導電柱的制造及修改其上載球層的方法。該芯片尺寸封裝體包含：襯底；多個釘狀導電柱，從上述襯底的表面延伸；以及多個軟焊料球狀物，其中每一個上述軟焊料球狀物與上述釘狀導電柱的其中之一連接。當需要使用不同尺寸的軟焊料球狀物時，上述半導體的返工可僅需要除去與取代上述釘狀導電柱的釘頭部，而可減少返工的費用。借助本發明，當軟焊料球狀物的尺寸與釘狀導電柱的現有釘頭部的尺寸不合時，僅需修改釘狀導電柱的釘頭部，當軟焊料球狀物的尺寸影響接點陳列的植球時，可用較少的工藝步驟進行對應的結構修改，并可節省成本。該晶圓級芯片尺寸的封裝具有體積小、重量輕的優點，導電性能好，工藝簡單的優點，但是該導電柱僅解決了芯片垂直方向上的導電問題，對于襯底水平方向的電連接，無法起作用。

對于雙擴散金屬氧化物半導體(DMOS)，尤其對于共漏雙芯片結構的晶圓級芯片尺寸封裝，如圖1所示，導電路徑如圖中1的箭頭所示，分別為路徑a、路徑b、路徑c，其中路徑a和c為襯底電阻，在晶圓級芯片尺寸封裝中，襯底電阻可以接近整個導通電阻的50％，由于芯片本身封裝的尺寸小，該比例顯然大大影響了芯片的性能，另外如果通過減薄襯底厚度來減少襯底電阻，由于晶圓的厚度薄，在工藝的制造及操作過程中，極易造成晶圓的破損。

發明內容

本發明的目的是提供一種低襯底電阻的晶圓級芯片尺寸封裝及其制造方法，該封裝結構使晶圓級共漏雙芯片具有低的襯底導通電阻，并且同時增加襯底的強度，使芯片具有良好的電性能及可靠的穩定性。

為了達到上述目的，本發明的技術方案是：一種低襯底電阻的晶圓級芯片尺寸封裝，其特點是，包括：

一個半導體晶片，所述的半導體晶片還包括一個半導體晶片上表面及一個半導體晶片下表面，所述的半導體晶片上表面設有多個集成電路芯片、多個凸點下金屬化層及每個凸點下金屬化層之上的用于芯片連接的多個焊接球；

一個導電加固件，所述的導電加固件還包括一個導電加固件上表面，所述導電加固件上表面設有第一金屬層；

所述的導電加固件的第一金屬層與半導體晶片下表面粘合在一起。

上述一種低襯底電阻的晶圓級芯片尺寸封裝，其中，所述半導體晶片下表面設有第二金屬層。

上述一種低襯底電阻的晶圓級芯片尺寸封裝，其中，所述第一金屬層與第二金屬層之間設有導電性環氧樹脂。

上述一種低襯底電阻的晶圓級芯片尺寸封裝，其中，所述第一金屬層和第二金屬層為兩種相互易熔金屬。

上述一種低襯底電阻的晶圓級芯片尺寸封裝，其中，所述第一金屬層和第二金屬層中，其中一個為Au。

上述一種低襯底電阻的晶圓級芯片尺寸封裝，其中，所述第一金屬層和第二金屬層中另一個為Sn。

上述一種低襯底電阻的晶圓級芯片尺寸封裝，其中，所述第一金屬層為一種與硅互熔的金屬。