[發(fā)明專利]低襯底電阻的晶圓級(jí)芯片尺寸封裝及其制造方法有效
| 申請(qǐng)?zhí)枺?/td> | 200910253713.8 | 申請(qǐng)日： | 2009-12-10 |
| 公開(kāi)（公告）號(hào)： | CN102097404A | 公開(kāi)（公告）日： | 2011-06-15 |
| 發(fā)明（設(shè)計(jì)）人： | 馮濤 | 申請(qǐng)（專利權(quán)）人： | 萬(wàn)國(guó)半導(dǎo)體有限公司 |
| 主分類號(hào)： | H01L23/48 | 分類號(hào)： | H01L23/48;H01L23/482;H01L23/488;H01L21/60 |
| 代理公司： | 上海新天專利代理有限公司 31213 | 代理人： | 王敏杰 |
| 地址： | 美國(guó)加利福尼亞州94*** | 國(guó)省代碼： | 美國(guó);US |
| 權(quán)利要求書： | 查看更多 | 說(shuō)明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 襯底 電阻 晶圓級(jí) 芯片 尺寸 封裝 及其 制造 方法 | ||
1.一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，包括：
一個(gè)半導(dǎo)體晶片，所述的半導(dǎo)體晶片還包括一個(gè)半導(dǎo)體晶片上表面及一個(gè)半導(dǎo)體晶片下表面，所述的半導(dǎo)體晶片上表面設(shè)有多個(gè)集成電路芯片、多個(gè)凸點(diǎn)下金屬化層及每個(gè)凸點(diǎn)下金屬化層之上的用于芯片連接的多個(gè)焊接球；
一個(gè)導(dǎo)電加固件，所述的導(dǎo)電加固件還包括一個(gè)導(dǎo)電加固件上表面，所述導(dǎo)電加固件上表面設(shè)有第一金屬層；
所述的導(dǎo)電加固件的第一金屬層與半導(dǎo)體晶片下表面粘合在一起。
2.如權(quán)利要求1所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述半導(dǎo)體晶片下表面設(shè)有第二金屬層。
3.如權(quán)利要2所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金屬層與第二金屬層之間設(shè)有導(dǎo)電性環(huán)氧樹(shù)脂。
4.如權(quán)利要2所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金屬層和第二金屬層為兩種相互易熔金屬。
5.如權(quán)利要4所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金屬層和第二金屬層中，其中一個(gè)為Au。
6.如權(quán)利要5所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金屬層和第二金屬層中另一個(gè)為Sn。
7.如權(quán)利要1所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金屬層為一種與硅互熔的金屬。
8.如權(quán)利要7所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金屬層為Au。
9.如權(quán)利要7所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金屬層為AuSn。
10.一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特征在于，包括：
步驟1：提供具有原始厚度的半導(dǎo)體晶片，所述的半導(dǎo)體晶片包含一個(gè)半導(dǎo)體晶片上表面及一個(gè)半導(dǎo)體晶片下表面，所述的半導(dǎo)體晶片上表面設(shè)置多個(gè)集成電路芯片；
步驟2：利用焊點(diǎn)技術(shù)在半導(dǎo)體晶片上表面形成多個(gè)凸點(diǎn)下金屬化層；
步驟3：打磨半導(dǎo)體晶片下表面，磨去半導(dǎo)體晶片的下表面二氧化硅層，使半導(dǎo)體晶片下表面為硅層；
步驟4：減薄半導(dǎo)體晶片下表面的中央?yún)^(qū)域，保留半導(dǎo)體晶片下表面邊緣的厚度；
步驟5：在一個(gè)電傳導(dǎo)加固件的上表面設(shè)置第一金屬層，將電傳導(dǎo)加固件上表面的金屬層與半導(dǎo)體晶片的下表面粘合在一起；
步驟6：在每個(gè)凸點(diǎn)下金屬化層上設(shè)置焊接球；
步驟7：切除半導(dǎo)體晶片具有厚度的邊緣區(qū)域；
步驟8：從半導(dǎo)體晶片上切割下每個(gè)雙芯片單元。
11.如權(quán)利要求10所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特征在于，在步驟4中還包括在半導(dǎo)體晶片下表面設(shè)置第二金屬層。
12.如權(quán)利要求11所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特征在于，在步驟5中，是利用導(dǎo)電性環(huán)氧樹(shù)脂將第一金屬層和第二金屬層粘合在一起。
13.如權(quán)利要求11所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特征在于，在步驟5中，還包括在電傳導(dǎo)加固件的上表面的第一層金屬層上設(shè)置焊料，通過(guò)焊料將第一金屬層和第二金屬層粘合在一起。
14.如權(quán)利要求11所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特征在于，所述第一金屬層和第二金屬層為兩種相互易熔金屬。
15.如權(quán)利要求14所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特征在于，第一金屬層和第二金屬層中，其中一個(gè)金屬層為Au。
16.如權(quán)利要求15所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝的制造方法，其特征在于，第二金屬層和第二層金屬中另一個(gè)金屬層為Sn。
17.如權(quán)利要1所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金屬層為一種與硅互熔的金屬。
18.如權(quán)利要1所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金屬層為Au。
19.如權(quán)利要1所述一種低襯底電阻的晶圓級(jí)芯片尺寸封裝，其特征在于，所述第一金屬層為AuSn。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于萬(wàn)國(guó)半導(dǎo)體有限公司，未經(jīng)萬(wàn)國(guó)半導(dǎo)體有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200910253713.8/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 上一篇：一種立式空氣靜壓主軸
- 下一篇：具有溫度檢測(cè)單元的儀表機(jī)床
