[發明專利]薄膜壓電體元件及其制造方法、采用該元件的磁頭懸架組件以及使用磁頭懸架組件的硬盤驅動器

有效

• 申請號: 200910246862.1
• 申請日: 2009-10-21
• 公開（公告）號: CN101789487A
• 公開（公告）日: 2010-07-28
• 發明（設計）人: 秦健次郎;佐佐木宏文;倉知克行
• 申請（專利權）人: TDK株式會社;新科實業有限公司
• 主分類號: H01L41/22
• 分類號: H01L41/22;H01L41/083;G11B5/55
• 代理公司: 北京尚誠知識產權代理有限公司 11322
• 代理人: 龍淳

技術領域

本發明涉及用于確定由壓電體膜的逆壓電效應導致的微小位置的 薄膜壓電體元件及其制造方法，以及采用該薄膜壓電體元件的磁頭懸 架組件，特別是涉及確定對磁記錄盤裝置的記錄信息進行讀取和寫入 的磁頭的位置的結構。

背景技術

近年來，隨著磁記錄(硬盤)向高密度大容量化的發展，對作為 跟蹤的高精度位置確定機構的薄膜壓電體元件的需求提高。作為公開 這種薄膜壓電體元件的文獻，具有例如下述的專利文獻1～3。

在專利文獻1(日本特開2005-286037號公報)中公開了這樣的 薄膜壓電體元件，其中，在一對電極膜14A、18A之間插入壓電體膜 16A構成的壓電層疊體21A和在一對電極膜14B、18B之間插入壓電 體膜16B構成的壓電層疊體21B通過粘合劑膜12而重疊。此外，在專 利文獻2(日本特開2002-134807號公報)中公開了這樣的薄膜壓電 體元件，其中，成對地構成具有通過導電性粘合劑13而電短路的第一 薄膜壓電體11A和第二薄膜壓電體11B的兩層結構的薄膜壓電體元件 10A和10B。此外，在專利文獻3(特開2003-101095號公報)中公 開了這樣的薄膜壓電體元件，其中，利用粘合膜60貼合由第一下層電 極膜52和第一上層電極膜54夾著的第一壓電體薄膜53和由第二下層 電極膜56和第二上層電極膜58夾著的第二壓電體薄膜57而形成結構 體66，并且形成絕緣膜62以覆蓋該結構體66。

但是，專利文獻1～3中公開的薄膜壓電體元件都具有兩個包含壓 電體膜的壓電層疊體，難以滿足批量生產和低價格的市場要求。現在， 在薄膜壓電體元件中采用這樣的兩層的壓電層疊體結構是由于薄膜壓 電體元件是由薄膜構成的。具體而言，使包含壓電體膜等各層在基板 上成膜時，由于熱、晶格常數不匹配等導致的各種應力會引起基板彎 曲，從而經過各制造工序得到的薄膜壓電體元件也會產生很大的彎 曲。此外，該彎曲導致薄膜壓電體元件中的壓電層體向與目的方向 不同的方向移位(下面稱為彎曲移位)。并且，在使現有的具有兩個壓 電層疊體的薄膜壓電體元件動作時，采用通過使兩個壓電層疊體的移 位方向相同而抑制彎曲移位，從而得到所期望的長度方向的移位的結 構，在結構上不得不層疊兩個壓電層疊體。因此，在單層的壓電層疊 體結構中不能實現薄膜壓電體元件的高性能化和高可靠性，此外，也 不能避免組裝有該薄膜壓電體元件的裝置的破損、不良等。

由于以上問題，通過采用將兩層的壓電層疊體粘合的兩層壓電層 疊體結構，而使得在制造時和動作時的彎曲相抵消，從而實現抑制元 件彎曲和抑制彎曲移位。

鑒于上述問題，本發明的目的在于提供一種能夠實現由單層的壓 電層疊體導致的高性能化、高可靠性和低成本化的薄膜壓電體元件及 其制造方法、以及采用該薄膜壓電體元件的磁頭懸架組件以及硬盤驅 動器。

發明內容

為了解決上述問題，本發明的薄膜壓電體元件的制造方法具有： 在第一基板上依次層疊第一電極膜、壓電體膜以及第二電極膜而形成 第一層疊體的工序、在第二基板上層疊支撐膜而形成第二層疊體的工 序、以第二電極膜與支撐膜相對的方式利用粘合膜粘合第一層疊體和 第二層疊體而形成由第一層疊體、粘合膜以及第二層疊體構成的第三 層疊體的工序、從第三層疊體中去除第一基板的工序、在去除第一基 板的工序之后，將第三層疊體加工為期望的形狀的工序、以及在加工 第三層疊體的工序之后，去除第二基板的工序；粘合膜的楊氏模量比 壓電體膜的楊氏模量低，第二電極膜以及支撐膜各自的楊氏模量比粘 合膜的楊氏模量高，第三層疊體除了該壓電體膜以外沒有其他的壓電 體膜。

在本發明的薄膜壓電體元件的制造方法中，首先，由粘合膜粘合 包含一個壓電體膜的第一層疊體和不包含壓電體膜的第二層疊體而形 成作為單層壓電層疊體的第三層疊體。之后，經過從第三層疊體中去 除第一基板的工序、將第三層疊體加工為期望的形狀的工序以及去除 第二基板的工序，制成薄膜壓電體元件。