[發明專利]MOSFET結構及其制作方法

有效

• 申請號: 200910244516.X
• 申請日: 2009-12-30
• 公開（公告）號: CN102117750A
• 公開（公告）日: 2011-07-06
• 發明（設計）人: 朱慧瓏;尹海洲;駱志炯;梁擎擎
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/265;H01L29/78;H01L29/24;H01L29/10
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種制作金屬半導體氧化物場效應晶體管的方法，包括：

提供半導體襯底；

在半導體襯底上形成偽柵極；

形成源/漏區；

對偽柵極進行選擇性刻蝕，直至將要形成溝道的位置；以及

在將要形成溝道的位置處外延生長溝道層，并在溝道層上形成柵極，

其中，所述溝道層包括高遷移率材料。

2.如權利要求1所述的方法，其中，所述高遷移率材料包括Ge原子百分比為50～100％的SiGe。

3.如權利要求1所述的方法，其中，

該方法還包括：在形成偽柵極之前，在半導體襯底(1001)上形成溝道預備層(1003)；

以及對偽柵極進行選擇性刻蝕直至將要形成溝道的位置包括：選擇性刻蝕偽柵極，并繼續刻蝕溝道預備層(1003)，直至露出半導體襯底(1001)的表面。

4.如權利要求3所述的方法，其中，所述溝道預備層(1003)包括Ge原子百分比為5～15％的SiGe。

5.如權利要求3所述的方法，其中，形成源/漏區包括：

以偽柵極為掩模，進行源/漏延伸區注入；

在偽柵極側壁形成側壁間隔物(1009)；

在側壁間隔物(1009)兩側將要形成源/漏區的部位進行刻蝕，直至進入半導體襯底一定深度；

在刻蝕后的半導體襯底上外延生長源/漏材料層(1010)，選擇該源/漏材料層(1010)的材料使得其向溝道層(1013)施加應力；以及

對源/漏材料層(1010)進行摻雜，以形成源/漏區。

6.如權利要求5所述的方法，其中，所述源/漏材料層(1010)包括Ge原子百分比為20～70％的SiGe。

7.如權利要求5所述的方法，其中，所述源/漏材料層(1010)包括C原子百分比為0.2～2％的Si:C。

8.如權利要求5所述的方法，其中，在半導體襯底上形成偽柵極的步驟包括：

在溝道預備層(1003)上依次形成偽柵極絕緣層(1004)、偽柵極主體層(1005)、偽柵極刻蝕停止層(1006)和覆蓋層(1007)；以及

對偽柵極主體層(1005)、偽柵極刻蝕停止層(1006)和覆蓋層(1007)進行構圖，使其成形為偽柵極。

9.如權利要求8所述的方法，其中，對偽柵極進行選擇性刻蝕包括：

在形成有偽柵極、源/漏區的半導體襯底上依次沉積拋光停止層(1011)和刻蝕停止層(1012)；

對刻蝕停止層(1012)進行拋光，直至到達拋光停止層(1011)；

對刻蝕停止層(1012)進行進一步回蝕；

以偽柵極刻蝕停止層(1006)和刻蝕停止層(1012)為刻蝕停止層，刻蝕掉覆蓋層(1007)；

依次刻蝕偽柵極刻蝕停止層(1006)、偽柵極主體層(1005)、偽柵極絕緣層(1004)、溝道預備層(1003)，直至露出半導體襯底(1001)的表面。

10.如權利要求9所述的方法，其中，外延生長溝道層包括：

在露出的半導體襯底(1001)表面上外延生長溝道層(1013)。

11.如權利要求10所述的方法，其中，該方法還包括：

在外延生長溝道層(1013)之后且在溝道層上形成柵極之前，進行淺阱注入。

12.如權利要求10所述的方法，其中，該方法還包括：在外延生長溝道層(1013)之前，進行淺阱注入。

13.如權利要求10所述的方法，其中，在溝道層上形成柵極包括：

在溝道層上沉積高k材料層(1014)；以及

在高k材料層上沉積金屬(1015)，以形成金屬柵極。

14.如權利要求13所述的方法，其中，所述高k材料包括Al₂O₃、HfO₂、ZrO₂、La₂O₃、ZAZ、TiO₂和STO組成的組中至少一種。