[發明專利]自舉采樣電路

有效

• 申請號: 200910242515.1
• 申請日: 2009-12-15
• 公開（公告）號: CN102098034A
• 公開（公告）日: 2011-06-15
• 發明（設計）人: 龔川
• 申請（專利權）人: 北京中星微電子有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 暫無信息
• 代理人: 暫無信息

【技術領域】

本發明是關于信號采集電路領域，特別是關于一種采用晶體管作為采樣開關的自舉采樣電路。

【背景技術】

在模擬信號轉換數字信號的電路中，對模擬信號進行采樣是實現數字化的前提。在現有技術中，通常是采用晶體管作為采樣開關，通過包括充電電容的控制電路控制采樣開關的開啟實現采樣。

中國專利第02131732.1號即公開了一種使用晶體管作為采樣開關的采樣電路。如該02131732.1號專利圖2中所示，開關SW1受時鐘信號CK的控制，當時鐘信號CK為1時，開關SW1閉合，使得PMOS管柵極G點的電位為預置的2v，由于柵極的電壓為2v，此時無論輸入電壓是多少，PMOS管均不導通。當時鐘信號CK為0時，電容C1一端節點n1處的電位由原來的5v降為0v，由于電容C1沒有放電通路，因此電容C1兩端電壓不能突變，使得PMOS管柵極G點的電位由2v降至-3v，此時PMOS管導通，輸出信號Vo＝Vin，完成對模擬信號的采樣。

在PMOS管在導通時，其柵極電壓為恒定的-3v，而源極上的電壓為Vin，則柵極與源極的電位差為(-3-Vin)，該電位差是隨輸入信號電壓變化而變化的，因為PMOS管的導通電阻與柵源極之間的電位差有關，因此圖2中采樣開關PMOS管的導通電阻值是隨輸入電壓變化而變化的，從而導致該采樣電路輸出的采樣信號Vo的線性度差。

為提高采樣的線性度，美國專利公開第7,397,284號揭示了一種自舉采樣電路，如該7,397,284號專利圖2所示，該采樣電路中當時鐘信號Φ為低電平時，晶體管M12導通，節點A接地，而節點B變為高電平，晶體管M8關斷，則采樣開關M11關斷，此時充電電容兩端的電壓差為Vdd。當時鐘信號Φ為高電平時，晶體管M12關閉，使得A點的電位升高為輸入信號電壓Vs，而節點B的電位變為低電平，晶體管M8導通，由于充電電容沒有放電回路，則使的節點G即采樣開關M11的柵極電壓上升為Vdd+Vs，而采樣開關源極的電壓為輸入信號電壓Vs，則采樣開關的柵極電壓與源極電壓的電壓差為Vdd+Vs-Vs＝Vdd。為充電電容的電壓值，是一個恒定值，則采樣開關的導通電阻也成為恒定值，能夠實現采樣信號的較高線性度。

但美國專利公開第7,397,284號所揭示的采樣電路，采用的晶體管數量較多，整個電路的功耗會較大，而且對于集成電路來講占用的電路面積就較大，相應地成本也較高。

【發明內容】

本發明的目的在于提供一種元件數量少，電路功耗低的自舉采樣電路。

為達成前述目的，本發明一種自舉采樣電路，其包括晶體管采樣開關，采樣開關的源極輸入欲采樣的輸入信號，采樣開關的漏極輸出采樣后的輸出信號，該采樣開關的柵極連接于一個自舉電路，由自舉電路驅動采樣開關開啟，其中自舉電路包括：

充電電容，其包括第一端與第二端；

第一晶體管，其柵極連接于第一時鐘信號，源極連接于電源信號，漏極連接于電路節點；

第二晶體管，其源極連接于電源信號、漏極連接于充電電容的第一端、柵極連接于前述電路節點；

第三晶體管，其柵極連接于第二時鐘信號，源極接地，漏極連接于充電電容的第二端；。

第四晶體管，其柵極連接于第一時鐘信號，源極連接于前述電路節點，漏極連接于充電電容的第二端；

第五晶體管，其柵極連接于前述電路節點，漏極連接于第一時鐘信號、源極連接于采樣開關的柵極；

第六晶體管，其柵極連接于采樣開關的柵極，源極連接于采樣信號輸入端，漏極連接于充電電容的第二端；

第七晶體管，其柵極連接于前述電路節點，源極連接于充電電容的第一端，漏極連接于采樣開關的柵極。

根據本發明的一實施例，前述第一晶體管與第七晶體管為PMOS場效應晶體管。

根據本發明的一實施例，前述第二晶體管、第三晶體管、第四晶體管、第五晶體管以及第六晶體管為NMOS場效應晶體管。

根據本發明的一實施例，前述第一時鐘信號與第二時鐘信號為互為反向的采樣時鐘信號。