[發明專利]一種ESD用均勻觸發半導體硅控整流控制器

無效

• 申請號: 200910233695.7
• 申請日: 2009-10-28
• 公開（公告）號: CN101697355A
• 公開（公告）日: 2010-04-21
• 發明（設計）人: 王欽;李海松;劉俠;楊東林;易揚波;陳文高
• 申請（專利權）人: 蘇州博創集成電路設計有限公司
• 主分類號: H01L29/74
• 分類號: H01L29/74;H01L29/06;H01L29/36;H01L23/60
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 樓高潮

技術領域

本發明屬于集成電路技術領域，涉及一種靜電放電防護器件，更具體的說，是關于一種適用于靜電放電(Electrostatic?Discharge，ESD)防護電路中的均勻觸發半導體硅控整流控制器。

背景技術

隨著半導體集成電路集成度的提高，器件尺寸的相應減小，從而導致半導體集成電路一般很容易受靜電放電(Electrostatic?Discharge，ESD)事件的影響，該靜電放電可能損壞或者燒毀集成電路，使得集成電路無法正常工作。因此設計出有效的靜電放電保護電路和靜電放電保護器件以保護集成電路里的組件及電路免于靜電放電損害是相當重要的。

目前，在各種半導體集成電路中，橫向硅控整流器(lateral?silicon?controlrectifier，LSCR)已被廣泛用作ESD保護器件，有效地保護了集成電路免受ESD事件的損害。橫向硅控整流器之所以被廣泛用作ESD保護器件，其中一個重要的原因就是它具有較低的維持電壓，使得ESD泄放電流在橫向硅控整流器上所產生的功耗小于其它的ESD保護器件如二極管、金屬氧化物場效晶體管(MOS)和雙極型晶體管(BJT)，圖1為一傳統的橫向硅控整流器結構的剖面圖，101為P型襯底，102為N型阱，103為P型阱，104為N型阱接觸半導體區，105為P型陽極接觸區，107為P型阱接觸半導體區，106為N型陰極接觸區，108為陽極金屬電極，109為陰極金屬電極。同時，為了獲得較高的二次擊穿電流，進一步提高ESD保護性能，通常采用多個橫向硅控整流器相互并聯的形式(參考文獻)。但是，由于工藝控制精確度的限制，使得在ESD事件發生時，所有的橫向硅控整流器很難同時觸發導通，只有某個或某幾個橫向硅控整流器觸發導通進行泄流，嚴重地影響了抗ESD性能，這就是我們所說的不均勻觸發現象。

在相關技術中，有人提出增大N型阱接觸半導體區104和P型陽極接觸區108之間的距離，從而增大了它們之間的導通電阻，使得N型阱102和P型阱103構成的PN結發生雪崩擊穿時，器件的陽極金屬電極108和陰極金屬電極109之間的電壓大于雪崩電壓，從而增大了與該器件相并聯的其它同類型結構器件的觸發幾率，從而增大均勻觸發的概率，但是這種做法在高壓集成電路中的效果并不明顯。

還有人提出在陽極金屬電極108上外接一個電阻，從而實現與上述相同的功能，但是這增大了工藝成本。

發明內容

本發明針對現有技術的不足，提供了一種在不增加工藝難度和成本的前提下，能夠獲得較低觸發電壓，并且有利于均勻觸發的橫向硅控整流器。

本發明采用如下技術方案：

一種ESD用均勻觸發半導體硅控整流控制器，包括：P型摻雜半導體襯底，在P型摻雜半導體襯底上面分別設置有相鄰的N型摻雜阱和P型摻雜阱，在N型摻雜阱中設有低濃度N型摻雜半導體區和P型摻雜半導體區，在低濃度N型摻雜半導體區中設有N型半導體區，在P型摻雜阱中設有N型摻雜半導體區和P型半導體區，在低濃度N型摻雜半導體區、P型摻雜半導體區、N型摻雜半導體區和P型摻雜半導體區以外的區域設有場氧化層，在低濃度N型摻雜半導體區、P型摻雜半導體區、N型摻雜半導體區、P型摻雜半導體區和場氧化層的表面設有二氧化硅介質層，在N型半導體區和P型摻雜半導體區上連有金屬層，構成了橫向半導體硅控整流控制器的陽極；在N型摻雜半導體區和P型摻雜半導體區上連有金屬層，構成了橫向半導體硅控整流控制器的陰極。在P型摻雜阱和N型摻雜阱交界處的場氧化層的下表面處設有高濃度P型場注入層。

與現有技術相比，本發明具有如下優點：

(1)本發明中的N型摻雜阱2中設有低濃度N型摻雜半導體區5，這個低濃度N型摻雜半導體區5使得N型半導體區4周圍的半導體區域的電阻增大，當N型摻雜阱2和P型摻雜阱3構成的PN結發生雪崩擊穿，并且橫向硅控整流器未觸發開啟時，器件的陽極和陰極之間的電壓值大于雪崩擊穿電壓值，使得與該器件相并聯的其它器件也能發生雪崩擊穿，從而增大了與該器件相并聯的其它器件觸發開啟的概率，最終實現均勻觸發。

(2)本發明中的低濃度N型摻雜半導體區5和P型摻雜阱區3可以在同一工藝步驟中實現，使得低濃度N型摻雜半導體區5的制程并沒有提高工藝的成本。

(3)本發明中的高濃度P型場注入層9可以降低N型摻雜阱2和P型摻雜阱3構成的PN結的擊穿電壓，從而降低了橫向硅控整流器的雪崩擊穿電壓。

附圖說明

圖1是傳統的橫向硅控整流控制器結構的剖面圖。

圖2是本發明的半導體硅控整流控制器的剖面圖。