[發明專利]嵌入式處理器片內指令和數據推送裝置

無效

• 申請號: 200910218674.8
• 申請日: 2009-10-29
• 公開（公告）號: CN101697146A
• 公開（公告）日: 2010-04-21
• 發明（設計）人: 高德遠;鄭喬石;田杭沛;樊曉椏;張盛兵;王黨輝;魏廷存;黃小平;張萌;鄭然
• 申請（專利權）人: 西北工業大學
• 主分類號: G06F12/08
• 分類號: G06F12/08
• 代理公司: 西北工業大學專利中心 61204
• 代理人: 黃毅新

1.一種嵌入式處理器片內指令和數據推送裝置，包括指令單元、取/存單元、一級指令高速緩存、一級數據高速緩存、指令缺失隊列、數據缺失隊列、數據寫回隊列以及二級混合高速緩存，其特征在于：還包括推送地址保存和產生單元、推送時機控制單元、指令推送緩沖器和數據推送緩沖器，所述推送地址保存和產生單元包括指令推送地址寄存器、數據正向推送地址寄存器和數據反向推送地址寄存器，指令單元取指令時將地址同時發送到指令推送緩沖器和一級指令高速緩存，指令推送緩沖器和一級指令高速緩存都缺失時，地址被發送到二級混合高速緩存，二級混合高速緩存將所需的指令傳遞給一級指令高速緩存并用缺失地址更新指令推送地址寄存器；取/存單元存/取數據時將地址同時發送到數據推送緩沖器和一級數據高速緩存，數據推送緩沖器和一級數據高速緩存都缺失時，地址被發送到二級混合高速緩存，二級混合高速緩存將所讀到的數據優先傳遞給一級數據高速緩存并用缺失地址同時更新數據正向推送地址寄存器和數據反向推送地址寄存器，總線空閑時，二級混合高速緩存根據推送地址保存和產生單元中的地址向指令推送緩沖器和數據推送緩沖器分別推送指令和數據；

數據推送時機如下：

當按照地址增加數據推送緩沖器沒有滿并且一級指令高速緩存和一級數據高速緩存的缺失隊列為空，一級數據高速緩存的寫回隊列也為空時，按照數據正向推送地址寄存器中的地址進行推送；

當發現按照地址減少數據推送緩沖器沒有滿并且一級指令高速緩存和一級數據高速緩存的缺失隊列為空，一級數據高速緩存的寫回隊列也為空時，按照數據反向推送地址寄存器中的地址進行推送；

當發現指令推送緩沖器沒滿并且一級指令高速緩存和一級數據高速緩存的缺失隊列為空，一級數據高速緩存的寫回隊列也為空時，按照指令推送地址寄存器中的地址進行推送。