[發明專利]無核層封裝基板的制法

有效

• 申請號: 200910212022.3
• 申請日: 2009-11-06
• 公開（公告）號: CN102054710B
• 公開（公告）日: 2011-05-11
• 發明（設計）人: 江仁宏;鄭兆孟
• 申請（專利權）人: 欣興電子股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L23/498
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 馮志云

技術領域

本發明涉及一種承載板、無核層封裝基板的制法，尤其涉及一種適用于 制作無核層封裝基板的承載板及其制法，以及由此承載板所制得的無核層封 裝基板的制法。

背景技術

隨著電子產業的蓬勃發展，電子產品也逐漸邁入具有多功能、高性能的 發展趨勢。為滿足半導體封裝件高集成度（integration）及微型化 （miniaturization）的封裝需求，以供更多有源無源元件及線路載接，半導體 封裝基板也逐漸由雙層演變成多層（multi-layer），使在有限的空間下運用層 間連接技術（interlayer?connection）以擴大半導體封裝基板上可供利用的線路 布局面積，借此配合高線路密度的集成電路（integrated?circuit）需要。

一般半導體裝置的工藝，首先由芯片載板制造業者生產適用于該半導體 裝置的芯片載板，如基板或導線架。之后再將這些芯片載板交由半導體封裝 業者進行置晶、打線、封膠以及植球等封裝工藝。又一般半導體封裝是將半 導體芯片背面黏貼于封裝基板頂面進行打線接合（wire?bonding），或者將半 導體芯片的作用面以覆晶接合（flip?chip）方式與封裝基板接合，接著將半導 體芯片與封裝基板間填入底膠保護電性連接點，加強其兩者間的機械性連接， 之后再于基板的背面植以焊球以供與其他電子裝置進行電性連接。

上述芯片載板可為有核層或無核層的封裝基板，而公知無核層封裝基板 的制法可參考圖1A至圖1G。首先，如圖1A及圖1B所示，提供一承載板 10，并于此承載板10表面壓合一第一介電層11，接著于此第一介電層11表 面形成一第一線路層15，而此第一線路層15具有多個電性連接墊15a。再如 圖1C及圖1D所示，于第一介電層11及第一線路層15表面形成增層結構 16，此增層結構16包括第二介電層161、設于第二介電層161表面的第二線 路層162、及設于第二介電層161中的多個導電盲孔163，且可依需求增加此 增層結構16的層數。

然后，如圖1E所示，移除第一介電層11下方的承載板10。接著，如圖 1F及圖1G所示，于第一介電層11下方因承載板10受到移除而暴露的表面、 以及增層結構16中最外層的第二介電層161及第二線路層162表面，分別形 成一防焊層17及17’，而防焊層17’具有開孔174’，然后于第一介電層 11中形成連接至電性連接墊15a的導電盲孔18a、以及于開孔174’中形成 經由導電盲孔18a連接至電性連接墊15a的第二電性接觸墊18b，再于防焊 層17上形成顯露第一電性接觸墊162a的開孔174。最后，如圖1G所示，可 于第二電性接觸墊18b及第一電性接觸墊162a表面形成一表面處理層19。 由圖1A至圖1G可知，公知僅于承載板10單面上制作無核層封裝基板，不 利于增加生產率，此外，移除第一介電層11下方的承載板10時，容易產生 承載板10與其上的封裝基板不易分離的問題。

此外，隨著細間距趨勢的發展，封裝基板中焊墊的尺寸也越來越小，致 使顯露焊墊的防焊層開孔同樣隨之縮小。當置晶側的防焊層17’上開孔174’ 的孔徑接近50μm以下時，現行技術的顯影效果不良，再加上后續以公知的 模版印刷方式于第二電性接觸墊18b上形成焊料凸塊，開孔174’孔徑縮小易 產生空隙，同時焊料與表面處理層19的接合力也因接合面積變小而下降。另 一方面，上述制出的無核層封裝基板，因沒有核心層支撐，所以整體基板的 剛性不足，易使基板發生翹曲（warpage），上述缺點會導致整體封裝基板的 可靠度不佳。

因此，如何提供一種無核層封裝基板的制法，不易發生翹曲現象，同時 可減少耗材量進而減少成本，達到提升封裝基板可靠度的目標，業已成為此 產業界目前的重要課題。

發明內容

鑒于上述，為了解決現有技術存在的上述問題，本發明提供一種用于制 造無核層封裝基板的承載板，包括：一核心層；一第一介電層，設于該核心 層的表面；一離型膜，配置于該第一介電層的表面，其中該離型膜的面積小 于該第一介電層，以使該第一介電層具有不為該離型膜覆蓋的框狀區；以及 一金屬層，設于該離型膜及該第一介電層的表面，且該金屬層與該框狀區疊 接。