[發明專利]LDMOS及其制造方法

有效

• 申請號: 200910201890.1
• 申請日: 2009-12-03
• 公開（公告）號: CN102088022A
• 公開（公告）日: 2011-06-08
• 發明（設計）人: 張帥;董科
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L29/78;H01L29/06;H01L21/8234;H01L21/336;H01L21/761
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 周赤

1.一種LDMOS，其特征是，在襯底(10)上具有埋層(11)，再往上則是外延層(20)；外延層(20)中有多個隔離區(13)，這些隔離區(13)將外延層(20)中的阱(12)、阱(171)和阱(172)相互隔離；阱(12)的底部與埋層(11)相接觸；阱(12)中具有阱(173)；阱(173)中具有重摻雜區(184)；阱(171)中具有重摻雜區(181)，作為LDMOS器件的漏極；阱(172)中具有重摻雜區(182)和重摻雜區(183)，兩者相連作為LDMOS器件的源極；阱(12)之上具有柵氧化層(13)，再往上為柵極(14)，作為LDMOS器件的柵極；柵氧化層(13)和柵極(14)兩側具有側墻(15)；柵極(14)的下方包括隔離區(13)、n阱(171)、外延層(20)和阱(172)四個部分。

2.根據權利要求1所述的LDMOS，其特征是，所述襯底(10)、外延層(20)、阱(172)、重摻雜區(183)為p型；埋層(11)、阱(12)、阱(171)、重摻雜區(181)、重摻雜區(182)、重摻雜區(184)為n型；

或者，所述襯底(10)、外延層(20)、阱(172)、重摻雜區(183)為n型；埋層(11)、阱(12)、阱(171)、重摻雜區(181)、重摻雜區(182)、重摻雜區(184)為p型。

3.根據權利要求1所述的LDMOS，其特征是，所述漏端(181)和襯底(10)之間有兩個PN結隔離；第一個PN結的P區為p型襯底(10)，N區為n型埋層(11)；第二個PN結的P區為p型外延層(20)，N區為n阱(171)和n型重摻雜區(181)。

4.根據權利要求1所述的LDMOS，其特征是，所述LDMOS的四周有隔離環結構，所述隔離環結構由n型重摻雜區(184)、n阱(173)和n阱(12)組成，所述隔離環結構底部與n型埋層(11)相接觸。

5.根據權利要求1所述的LDMOS，其特征是，所述LDMOS的漂移區為n阱(171)，n阱(171)延伸到柵極(14)的下方。

6.如權利要求1所述的LDMOS的制造方法，其特征是，包括如下步驟：

第1步，在p型襯底(10)中以離子注入工藝形成n型埋層(11)；

第2步，在n型埋層(11)之上以外延工藝生長一層p型外延層(20)；

第3步，在p型外延層(20)中以離子注入工藝形成n阱(12)；

第4步，在p型外延層(20)中形成多個隔離區(13)；

第5步，在p型外延層(20)中以離子注入工藝形成n阱(171)，同時在n阱(12)中形成n阱(173)；

第6步，在硅片表面形成柵氧化層(14)、柵極(15)；

第7步，在p型外延層(20)中以離子注入工藝形成p阱(172)；

第8步，在硅片表面形成側墻(16)；

第9步，在n阱(171)中以離子注入工藝形成n型重摻雜區(181)，同時在p阱(172)中形成n型重摻雜區(182)，同時在n阱(173)中形成n型重摻雜區(184)；

在p阱(172)中以離子注入工藝形成p型重摻雜區(183)。