[發明專利]LDMOS及其制造方法

有效

• 申請號: 200910201890.1
• 申請日: 2009-12-03
• 公開（公告）號: CN102088022A
• 公開（公告）日: 2011-06-08
• 發明（設計）人: 張帥;董科
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L29/78;H01L29/06;H01L21/8234;H01L21/336;H01L21/761
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 周赤

技術領域

本發明涉及一種LDMOS(laterally?diffused?MOS，橫向擴散MOS晶體管)器件。

背景技術

請參閱圖1，這是現有的LDMOS的剖面示意圖。在p型襯底10上具有n型埋層11，再往上則是n阱12。n阱12的深度通常大于2μm，也稱為深n阱。n阱12中有多個隔離區13，這些隔離區13將n阱12中的n阱171和p阱172相互隔離。n阱171中具有n型重摻雜區181，作為LDMOS器件的漏極。p阱172中具有n型重摻雜區182和p型重摻雜區183，兩者相連作為LDMOS器件的源極。n阱12之上具有柵氧化層13，再往上為柵極14，作為LDMOS器件的柵極。柵氧化層13和柵極14兩側具有側墻15。柵極14的下方包括隔離區13、n阱12和p阱172三個部分。

上述LDMOS的漂移區由n阱12和n阱171共同組成。但是n阱171的結構可以省略，此時漂移區則只由n阱12所組成。增加n阱171有利于提高LDMOS器件的擊穿電壓。

上述LDMOS中，將各部分結構的摻雜類型變為相反，也是可行的。圖1所示的LDMOS為對稱結構，實際器件并不要求一定為對稱結構。

上述LDMOS中，漏端181和襯底10之間只有一個PN結隔離，所述PN結的P區為p型襯底10，N區為n型埋層11、n阱12、n阱171和n型重摻雜區181。在感性負載和某些特殊應用下，漏端181的電位可能低于零電位，而襯底10始終為零電位，此時漏端181和襯底10之間的所述PN結會正向導通，這會導致LDMOS器件出現漏電。

發明內容

本發明所要解決的技術問題是提供一種LDMOS器件，杜絕了漏端和襯底之間可能會導通的問題。

為解決上述技術問題，本發明LDMOS在襯底10上具有埋層11，再往上則是外延層20；外延層20中有多個隔離區13，這些隔離區13將外延層20中的阱12、阱171和阱172相互隔離；阱12的底部與埋層11相接觸；阱12中具有阱173；阱173中具有重摻雜區184；阱171中具有重摻雜區181，作為LDMOS器件的漏極；阱172中具有重摻雜區182和重摻雜區183，兩者相連作為LDMOS器件的源極；阱12之上具有柵氧化層13，再往上為柵極14，作為LDMOS器件的柵極；柵氧化層13和柵極14兩側具有側墻15；柵極14的下方包括隔離區13、n阱171、外延層20和阱172四個部分。

上述LDMOS中，襯底10、外延層20、阱172、重摻雜區183為p型；埋層11、阱12、阱171、重摻雜區181、重摻雜區182、重摻雜區184為n型。

或者，上述LDMOS中，襯底10、外延層20、阱172、重摻雜區183為n型；埋層11、阱12、阱171、重摻雜區181、重摻雜區182、重摻雜區184為p型。

上述LDMOS的制造方法包括如下步驟：

第1步，在p型襯底10中以離子注入工藝形成n型埋層11；

第2步，在n型埋層11之上以外延工藝生長一層p型外延層20；

第3步，在p型外延層20中以離子注入工藝形成n阱12；

第4步，在p型外延層20中形成多個隔離區13；

第5步，在p型外延層20中以離子注入工藝形成n阱171，同時在n阱12中形成n阱173；

第6步，在硅片表面形成柵氧化層14、柵極15；

第7步，在p型外延層20中以離子注入工藝形成p阱172；

第8步，在硅片表面形成側墻16；

第9步，在n阱171中以離子注入工藝形成n型重摻雜區181，同時在p阱172中形成n型重摻雜區182，同時在n阱173中形成n型重摻雜區184；

在p阱172中以離子注入工藝形成p型重摻雜區183。

上述方法中，各步驟離子注入類型相反，所形成的各部分結構的摻雜類型相反，也是可行的。

本發明LDMOS中，漏端181和襯底之間有兩個PN結隔離。第一個PN結的P區為p型襯底10，N區為n型埋層11。第二個PN結的P區為p型外延層20，N區為n阱171和n型重摻雜區181。并且LDMOS器件周圍由隔離環進行隔離，所述隔離環由n型重摻雜區184、n阱173和n阱12所組成。這便完全杜絕了感性負載和某些特殊應用下，漏端181和襯底10之間可能會導通的問題。

附圖說明

圖1是現有的LDMOS的剖面示意圖；

圖2是本發明LDMOS的剖面示意圖。

圖中附圖標記說明：