[發明專利]功率MOS晶體管內集成肖特基二極管的工藝方法

無效

• 申請號: 200910201856.4
• 申請日: 2009-11-24
• 公開（公告）號: CN102074508A
• 公開（公告）日: 2011-05-25
• 發明（設計）人: 邵向榮;魏煒
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/265
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 王函

技術領域

本發明涉及一種半導體集成電路器件的制造方法，尤其涉及一種功率MOS晶體管內集成肖特基二極管的工藝方法。

背景技術

在半導體集成電路中，現有的比較先進的功率MOS晶體管集成肖特基二極管的結構如圖1所示。

功率MOS晶體管集成肖特基二極管，可以顯著提高器件的交頻特性。圖1所示的現有的較先進的功率MOS晶體管集成肖特基二極管結構，通過接觸孔注入在接觸孔溝槽底部形成了肖特基二極管，其工藝過程需要一道光刻層在Body注入時阻擋接觸孔區域，在接觸孔溝槽形成過程需要兩次刻蝕，該工藝明顯具有以下缺點：

(1)Body注入時需要光刻層阻擋接觸孔區域，增加了光刻與工藝；

(2)形成肖特基區域時的接觸孔溝槽刻蝕需分成兩步進行。

可見現有的較先進的工藝方法雖然能在功率MOS晶體管接觸孔底部形成肖特基區域，但是仍存在工藝流程不夠優化，成本較高等缺點，限制了它的市場前景。如何減少光刻層，減少工藝步驟，降低成本，便是本發明所要達到的目的。

發明內容

本發明要解決的技術問題是提供一種功率MOS晶體管內集成肖特基二極管的工藝方法，本發明在現有的功率MOS晶體管集成肖特基二極管的工藝基礎上進一步改進，減少了光刻層，簡化了工藝流程，降低了產品成本。

為解決上述技術問題，本發明提供一種功率MOS晶體管內集成肖特基二極管的工藝方法，包括如下步驟：

(1)在已做完柵極二氧化硅阻擋層刻蝕的基片上依次進行Body注入、去光阻及Body推進；

(2)柵極溝道刻蝕，形成柵極；

(3)源注入及源區推進；

(4)接觸孔刻蝕；

(5)第一次接觸孔注入；

(6)接觸孔溝槽刻蝕；

(7)第二次接觸孔注入；

(8)后續工藝包括依次進行金屬淀積、曝光和刻蝕。

和現有技術相比，本發明具有以下有益效果：本發明在現有的功率MOS晶體管集成肖特基二極管的工藝基礎上，通過新的Body注入與接觸孔注入工藝，刪除了Body注入光刻層，減少了一道接觸孔溝槽刻蝕，同樣實現了現有工藝的器件功能，做到了接觸孔底部集成肖特基二極管，實現在每個MOS晶體管單元內集成肖特基二極管。在具體工藝的實現上，沒有增加復雜的工藝過程，降低了產品成本。

附圖說明

圖1是現有的功率MOS晶體管集成肖特基二極管的結構示意圖；

圖2是本發明功率MOS晶體管集成肖特基二極管的結構示意圖；

圖3～圖6是本發明功率MOS晶體管器件的工藝實現方法示意圖；

圖3是二氧化硅阻擋層刻蝕后，Body注入，去光阻，推進的示意圖；

圖4是柵極溝道刻蝕，柵極形成，源區注入，推進的示意圖；

圖5是接觸孔曝光，刻蝕，第一次接觸孔注入的示意圖；

圖6是接觸孔溝槽刻蝕，去光阻，第二次接觸孔注入，快速熱退火的示意圖；

圖7是本發明方法的工藝流程圖。

其中，1為硅襯底，2為二氧化硅阻擋層，3為Body區，4為源區，5為溝道型柵極，6為接觸孔隔離層，7為第一次接觸孔注入，8為第二次接觸孔注入，9為接觸孔溝槽。

具體實施方式

下面結合附圖和實施例對本發明作進一步詳細的說明。

本發明所提及的功率MOS晶體管器件，在原有結構的基礎上，通過新的Body注入與接觸孔注入工藝，減少了Body光刻層與一道接觸孔溝槽刻蝕，同樣在MOS晶體管的接觸孔底部形成了肖特基二極管。如圖3-圖7所示，本發明的具體工藝實現流程如下：

(1)在已做完柵極二氧化硅阻擋層2刻蝕的基片(硅襯底1)上進行Body注入，去除光阻，熱擴散Body推進，形成Body區3，見圖3；該步驟中根據不同的閾值電壓要求，Body注入的能量為120KeV-240KeV，劑量為0.8-2.4E13，角度為0-15度，推進的時間為30-100分鐘，溫度在1000-1150攝氏度；Body區的形成在確保MOS晶體管器件溝道形成的同時，還需確保接觸孔溝槽側壁與Body區接觸，并確保Body區不會擴散至接觸孔溝槽底部區域；

(2)柵極溝道刻蝕，深度為1.0至2.0um(微米)，形成溝道型柵極5；

(3)源注入，能量50-80KeV，劑量1.0-8.0E15，源區4推進溫度在900-950攝氏度，時間為30-60分鐘，見圖4；

(4)接觸孔隔離層6刻蝕(接觸孔曝光、刻蝕至外延層表面，外延層過刻蝕100-500埃)；