[發(fā)明專利]高深寬比溝槽隔離區(qū)的填充方法無效
| 申請(qǐng)?zhí)枺?/td> | 200910201730.7 | 申請(qǐng)日: | 2009-10-28 |
| 公開(公告)號(hào): | CN102054736A | 公開(公告)日: | 2011-05-11 |
| 發(fā)明(設(shè)計(jì))人: | 劉繼全 | 申請(qǐng)(專利權(quán))人: | 上海華虹NEC電子有限公司 |
| 主分類號(hào): | H01L21/762 | 分類號(hào): | H01L21/762 |
| 代理公司: | 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 31211 | 代理人: | 戴廣志 |
| 地址: | 201206 上*** | 國(guó)省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 高深 溝槽 隔離 填充 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及一種半導(dǎo)體集成電路的制造工藝方法,特別是涉及一種高深寬比溝槽隔離區(qū)的填充方法。
背景技術(shù)
在半導(dǎo)體集成電路的制造工藝中,通常需要采用一定的技術(shù)手段把兩個(gè)器件或組件隔離開來,以防止產(chǎn)生不期望的電耦合。
淺槽隔離是一種常見的隔離方法。淺槽隔離一般包含以下步驟:首先在硅片上形成溝槽,再用化學(xué)氣相沉積方法在溝槽內(nèi)淀積絕緣層,最后用化學(xué)機(jī)械研磨的方法使絕緣層平坦化。
隨著半導(dǎo)體器件尺寸的減小、元器件密度的增加,淺槽隔離區(qū)的寬度也變得越來越小。但是由于器件隔離的需要,淺槽隔離區(qū)的深度不能減小太多甚至還要增加,這就導(dǎo)致了淺槽隔離區(qū)的深寬比變得越來越大。深寬比是指溝槽的深度和寬度之比。大于或等于3的深寬比一般被認(rèn)為是高深寬比。
對(duì)化學(xué)氣相沉積而言,溝槽填充效果跟深寬比關(guān)系非常大。對(duì)于高深寬比的溝槽,即使是階梯覆蓋能力很好的高密度等離子體化學(xué)氣相沉積,在溝槽內(nèi)仍有可能有孔隙或接縫,這是由于絕緣膜在溝槽側(cè)壁上的不均勻生長(zhǎng)所造成的。距離溝槽頂部越遠(yuǎn),溝槽側(cè)壁生長(zhǎng)越慢。溝槽的深寬比越高,溝槽側(cè)壁的頂部和底部的生長(zhǎng)速率的差異越大。所以溝槽的深寬比越大,溝槽內(nèi)部越容易產(chǎn)生孔隙或接縫(參見圖1,其中的標(biāo)號(hào)3表示絕緣層),并且這些孔隙和接縫一般都位于溝槽的上方。在化學(xué)氣相沉積填充溝槽后,一般會(huì)用化學(xué)機(jī)械研磨方法使其平坦化,位于溝槽頂部的空隙和接縫有可能會(huì)被研磨出來,對(duì)后續(xù)的工藝造成不良影響。溝槽中孔隙和接縫的存在還會(huì)導(dǎo)致溝槽隔離性能的下降,有時(shí)甚至?xí)?dǎo)致短路。
發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種高深寬比溝槽隔離區(qū)的填充方法,使填充后的溝槽隔離區(qū)內(nèi)不產(chǎn)生孔隙和接縫,溝槽隔離區(qū)具有良好的隔離性能。
為解決上述技術(shù)問題,本發(fā)明的高深寬比溝槽隔離區(qū)的填充方法是:在硅基片或硅外延層上形成溝槽;在所述溝槽表面依次形成氧化層、氮化層;用選擇性刻蝕去除溝槽底部的氮化層和氧化層,暴露出溝槽底部的硅;用選擇性硅外延工藝方法在溝槽底部生長(zhǎng)一定厚度的硅外延層;對(duì)所述硅外延層進(jìn)行高溫氧化,使其轉(zhuǎn)化為氧化硅層;在所述氧化硅層上沉積絕緣層。
采用本發(fā)明的方法,由于硅外延層的生長(zhǎng)及高溫氧化,使溝槽底部已經(jīng)生長(zhǎng)了一層絕緣層,此時(shí)溝槽的深寬比已經(jīng)比最初的深寬比有一定的下降,因此,再用常規(guī)的絕緣層沉積方法進(jìn)行沉積絕緣層,就可以獲得比較好的填充效果。對(duì)所述硅外延層的厚度和絕延層沉積工藝進(jìn)行優(yōu)化,就能夠獲得沒有孔隙和接縫的溝槽隔離區(qū),使高深寬比的溝槽隔離區(qū)具有良好的隔離性能,滿足后續(xù)工藝的需要。
附圖說明
下面結(jié)合附圖與具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明:
圖1是采用現(xiàn)有的方法填充高深寬比溝槽后產(chǎn)生的孔隙示意圖;
圖2是本發(fā)明的方法一實(shí)施例溝槽刻蝕示意圖;
圖3是本發(fā)明的方法一實(shí)施例氧化層和氮化層生長(zhǎng)示意圖;
圖4是本發(fā)明的方法一實(shí)施例去除溝槽底部氮化層和氧化層示意圖;
圖5是本發(fā)明的方法一實(shí)施例選擇性外延生長(zhǎng)示意圖;
圖6是本發(fā)明的方法一實(shí)施例硅外延層氧化示意圖。
圖7是本發(fā)明的方法一實(shí)施例絕緣層淀積示意圖。
具體實(shí)施方式
隨后利用選擇性外延的生長(zhǎng)方法,在溝槽底部生長(zhǎng)硅外延層,溝槽側(cè)壁和頂部不生長(zhǎng)外延層。然后對(duì)外延層進(jìn)行高溫?zé)嵫趸蛊滢D(zhuǎn)化為絕緣層。
對(duì)于高深寬比的溝槽隔離區(qū),為了獲得良好的填充效果,通常的方法是改善絕緣隔離層的淀積工藝,使其具有好的階梯覆蓋能力。然而,由于設(shè)備或技術(shù)本身的限制,使絕緣層的階梯覆蓋能力受到一定的限制,當(dāng)溝槽的深寬比達(dá)到一定程度時(shí),只對(duì)絕緣層淀積的工藝進(jìn)行改進(jìn)未必能達(dá)到良好的效果。為此本發(fā)明提出了一種新的工藝方法,從溝槽隔離區(qū)的整個(gè)形成工藝來考慮,降低絕緣層沉積時(shí)溝槽的深寬比,但最終的溝槽隔離區(qū)的深寬比不變。
本發(fā)明所述的高深寬比溝槽是指溝槽的深度和寬度之比大于或等于3,下面僅以深度為1.5μm,寬度為0.5μm的溝槽填充為實(shí)施例具體說明填充高深寬比溝槽的過程及方法。
步驟一、參見圖2所示,在硅片1上(或者在硅外延層上)采用干法刻蝕或濕法刻蝕形成深度為1.5μm,寬度為0.5μm的溝槽2。在本發(fā)明的其它實(shí)施例中,所述溝槽的深度為0.5μm~15μm。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華虹NEC電子有限公司,未經(jīng)上海華虹NEC電子有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910201730.7/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 高深寬比間隙摻雜層間介質(zhì)的填充方法
- 針對(duì)SiC材質(zhì)實(shí)現(xiàn)大尺度、高深寬比三維結(jié)構(gòu)加工方法
- 高深溜井井筒堵塞狀況觀測(cè)監(jiān)聽方法
- 一種通孔結(jié)構(gòu)及其制作方法
- 一種高深直溜井高效循環(huán)通風(fēng)結(jié)構(gòu)
- 高深寬比微結(jié)構(gòu)中底部電極表面的檢測(cè)裝置和檢測(cè)方法
- 一種高深寬比柔性納米柱陣列的制造方法
- 基于SOI的超高深寬比納米結(jié)構(gòu)陣列的制作方法
- 高深寬比X射線標(biāo)靶及其用途
- 一種具有高深寬比的母版的制作方法、母版及其應(yīng)用





