[發明專利]高深寬比溝槽隔離區的填充方法無效
| 申請號: | 200910201730.7 | 申請日: | 2009-10-28 |
| 公開(公告)號: | CN102054736A | 公開(公告)日: | 2011-05-11 |
| 發明(設計)人: | 劉繼全 | 申請(專利權)人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 戴廣志 |
| 地址: | 201206 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 高深 溝槽 隔離 填充 方法 | ||
1.一種高深寬比溝槽隔離區的填充方法,其特征在于,包括如下步驟:在硅基片或硅外延層上形成溝槽;在所述溝槽表面依次形成氧化層、氮化層;用選擇性刻蝕去除溝槽底部的氮化層和氧化層,暴露出溝槽底部的硅;用選擇性硅外延工藝方法在溝槽底部生長一定厚度的硅外延層;對所述硅外延層進行高溫氧化,使其轉化為氧化硅層;在所述氧化硅層上沉積絕緣層。
2.如權利要求1所述的填充方法,其特征在于:所述溝槽的深度為0.5μm~15μm。
3.如權利要求1所述的填充方法,其特征在于:所述氧化層采用高溫氧化的方法形成。
4.如權利要求1所述的填充方法,其特征在于:所述氮化層用化學氣相沉積的方法形成。
5.如權利要求1所述的方填充法,其特征在于:所述選擇性刻蝕是在所述硅片的上表面涂光刻膠,用光刻膠保護溝槽的頂部;采用各相異性干法刻蝕的方法對所述溝槽底部進行刻蝕,去除所述溝槽底部的氧化層和氮化層,然后再去除所述光刻膠。
6.如權利要求1所述的填充方法,其特征在于:所述硅外延層的厚度為0.1μm~5.0μm,并且小于所述溝槽的深度。
7.如權利要求1所述的填充方法,其特征在于:所述硅外延層只在所述溝槽底部暴露出的硅區域生長,所述氮化層上不生長硅外延層。
8.如權利要求1所述的填充方法,其特征在于:所述硅外延層高溫氧化后,所述氧化硅層的厚度小于所述溝槽深度。
9.如權利要求1所述的填充方法,其特征在于:所述第二絕緣層采用高密度等離子化學氣相沉積、低壓化學氣相沉積、常壓亞常壓化學氣相沉積、等離子化學氣相沉積方法中的任意一種來形成。
10.如權利要求1所述的填充方法,其特征在于:用化學機械研磨使第二絕緣層平坦化,并使用濕法刻蝕去除硅片上表面的氮化層和氧化層。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹NEC電子有限公司,未經上海華虹NEC電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910201730.7/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





