[發明專利]一種多晶硅層間介質刻蝕方法

有效

• 申請號: 200910198789.5
• 申請日: 2009-11-09
• 公開（公告）號: CN102054782A
• 公開（公告）日: 2011-05-11
• 發明（設計）人: 吳愛明;李俊;莊曉輝;張世棟;王三坡
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L21/28
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術領域

本發明涉及半導體制造技術，特別涉及一種非易揮發性存儲器件的多晶硅層間介質刻蝕方法。

背景技術

目前，閃存作為一種主要的非易揮發性(NV，Non-Volatile)存儲器件，其在智能卡、為控制器等領域有廣泛的應用，相比另一種非揮發性存儲器件電可擦除只讀存儲器(EEPROM，Electrically?Erasable?Programmable?Read?Only?Memory)，閃存具有明顯的面積上的優勢，但是，(最小尺寸)0.22微米的閃存長期存在外圍電路區的高壓器件柵氧化層的電性厚度失效問題，失效率在百分之三十左右，分析發現柵氧化層電性厚度與氧化層-氮化層-氧化層(ONO)干法刻蝕后前層氧化層厚度相關。

非揮發性存儲器件的閃存包括存儲單元區和外圍電路區等組成部分，在閃存的制造過程中，一般會在存儲單元區和外圍電路區同時生長器件層，然后根據不同功能的需要通過光刻和刻蝕等步驟形成存儲單元區和外圍電路區的不同結構。存儲單元區主要包括柵氧化層、浮柵、ONO多晶硅層間介質和控制柵。外圍電路區主要有高壓器件柵氧化層和高壓器件控制柵等。現有技術閃存中制造外圍電路區過程中多晶硅層間介質刻蝕的具體工藝步驟如圖1所示，圖2a至2e為現有技術閃存多晶硅層間介質刻蝕流程中外圍電路區和存儲單元區剖面示意圖。

步驟11、在晶圓101的前層氧化層102上沉積第一多晶硅層103，在外圍電路區和存儲單元區得到如圖2a所示結構，其中右邊部分表示外圍電路區，左邊部分表示存儲單元區；

本步驟中，沉積第一多晶硅層103是用爐管生長實現的；

步驟12、對第一多晶硅層103進行光刻和干法刻蝕，去掉外圍電路區的第一多晶硅層103，露出前層氧化層102，在存儲單元區形成浮柵，得到如圖2b所示結構；

本步驟中的光刻和干法刻蝕是指，先在第一多晶硅層103表面涂抹一層光刻膠，然后按照需要的掩模板圖案進行曝光和顯影使光刻膠圖案化，然后對第一多晶硅層103表面沒有被光刻膠圖案覆蓋的部分進行干法刻蝕，最后清洗殘留在第一多晶硅層103表面的光刻膠；

本步驟中，干法刻蝕是用等離子氣體刻蝕。。

步驟13、晶圓101的器件面沉積多晶硅層間介質(IPD，Inter-poly?Dielectric)，組成為氧化層-氮化層-氧化層；

本步驟中，如圖2c所示，IPD的具體結構是由底部厚度為40埃的下氧化層104，中間厚度為100埃的氮化層105和頂部厚度為40埃的上氧化層106組成。

步驟14、晶圓101的器件面光刻后干法刻蝕外圍電路區IPD；

本步驟中的光刻是指，先在晶圓101器件面涂抹一層光刻膠，然后按照需要的掩模板圖案進行曝光和顯影使光刻膠圖案化；

本步驟中，如圖2d所示，干法刻蝕外圍電路區IPD是去除沒有被光刻膠圖案覆蓋的部分進行干法刻蝕，通過干法刻蝕完全去除上氧化層106和氮化層105，并控制此干法刻蝕在下氧化層104停止；

本步驟中，干法刻蝕所用的氣體是三氟甲烷(CHF₃)、氬氣(Ar)和氧氣(O₂)。

步驟15、濕法刻蝕外圍電路區殘留的下氧化層104和部分前層氧化層102，得到如圖2e所示結構；

本步驟中，濕法刻蝕是利用步驟14中光刻和干法刻蝕后留下的光刻窗口作為掩膜，光刻窗口是指上一步驟14中光刻留下的光刻膠；

本步驟中，濕法刻蝕是用低濃度緩沖層氧化物刻蝕方法，且得到前層氧化層的厚度應控制在10埃；

本步驟中，在濕法刻蝕去除外圍電路區殘留的下氧化層104和部分前層氧化層102后還要清洗殘留在IPD表面的光刻膠。

步驟16、晶圓101的器件面生長高壓器件柵氧化層；

本步驟中，生長高壓器件柵氧化層是用爐管生長。

步驟17、晶圓101的器件面沉積第二多晶硅層；

本步驟中，第二多晶硅層在存儲單元區形成控制柵，在外圍電路區形成高壓器件控制柵；

本步驟中，沉積第二多晶硅層是用爐管生長實現。