[發明專利]雙鑲嵌結構的制造方法有效
| 申請號: | 200910198556.5 | 申請日: | 2009-11-10 |
| 公開(公告)號: | CN102054753A | 公開(公告)日: | 2011-05-11 |
| 發明(設計)人: | 馬瑩;車永強;郭偉凱 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 屈蘅;李時云 |
| 地址: | 20120*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 鑲嵌 結構 制造 方法 | ||
技術領域
本發明涉及集成電路制造領域,特別是涉及一種雙鑲嵌結構的制造方法。
背景技術
當今半導體器件制作技術飛速發展,半導體器件已經具有深亞微米結構,集成電路中包含巨大數量的半導體元件。在如此大規模的集成電路中,半導體元件之間的高性能、高密度的連接不僅在單個互連層中互連,而且要在多層之間進行互連。因此,通常提供多層互連結構,其中多個互連層互相堆疊,用于連接半導體元件。特別是雙鑲嵌(dual-damascene)工藝形成的多層互連結構,其預先在層間介質層中形成溝槽(trench)和通孔(via),然后用導電材料例如銅(Cu)填充所述溝槽和通孔。
雙鑲嵌工藝是一種同時形成金屬導線和插塞(plug)的上下堆疊結構的方法,以用來連接半導體晶片中各層間的不同元件和導線,并利用其周圍的介質層(inter-layer?dielectrics,ILD)與其它元件相隔離。雙鑲嵌工藝的技術重點在于蝕刻填充金屬用的溝槽的刻蝕技術,在雙鑲嵌工藝的前段刻蝕工藝中,目前存在兩種方法制作雙鑲嵌結構的溝槽,第一種方法是先在介質層的上部定義出溝槽,之后利用另一抗蝕劑層定義出通孔,該方法由于溝槽的密度相當高,使得用于定義通孔的抗蝕劑層的表面不平整,嚴重影響了曝光顯影工藝的分辨率。
另一種方法是先在介質層中定義出完全穿透所述介質層的通孔,然后利用另一抗蝕劑層定義溝槽,在涂布抗蝕劑層之前,通常會先涂布一層底部抗反射涂層(Bottom?Anti-Reflective?Coating,BARC),以提高曝光顯影工藝的分辨率。詳細的,請參考圖1A至圖1G,其為現有的雙鑲嵌結構的制造方法的各步驟相應結構的剖面示意圖。
參考圖1A,首先提供半導體襯底100,其中,半導體襯底100內形成有金屬布線。為簡化,此處以空白結構代替。
參考圖1B,在半導體襯底100上依次形成覆蓋層110、介質層120以及介質抗反射層(Dielectric?Anti-Reflective?Coating,DARC)130。
其中,覆蓋層110可用于防止半導體襯底100內的金屬布線擴散到介質層120中,同時覆蓋層110還可防止后續刻蝕過程中,半導體襯底100內的金屬布線被刻蝕。
所述介質層120可以是由第一介質層121、刻蝕停止層122以及第二介質層123組成的堆疊結構。
所述介質抗反射層130的材質是氮氧化硅,其厚度為1000~其可起到抗反射的作用,以提高后續進行的曝光顯影工藝的分辨率。
參考圖1C,在介質抗反射層130上形成具有通孔圖形的抗蝕劑層140,并以具有通孔圖形的抗蝕劑層140為掩膜,刻蝕介質抗反射層130以及介質層120形成通孔120a,所述通孔120a暴露出覆蓋層110。
參考圖1D,去除圖1C中示出的具有通孔圖形的抗蝕劑層140,暴露出介質抗反射層130的表面。
參考圖1E,并結合圖1C,在通孔120a內以及介質抗反射層130上形成填充層150。
參考圖1F,并結合圖1C,去除介質抗反射層130上的填充層150,同時去除通孔120a內的部分填充層150,而在通孔120a內保留一部分的填充層150。其中,通孔120a內保留的填充層150的厚度應保證在后續進行的刻蝕過程中,覆蓋層110不會被刻蝕穿。
參考圖1G,在介質抗反射層130上形成底部抗反射涂層160,所述底部抗反射涂層160填充圖1C所示的通孔120a。其中,底部抗反射涂層160用以在后續進行的光刻過程中抗反射,以提高光刻分辨率,其還可阻擋介質抗反射層130中的氮原子與后續形成的抗蝕劑材料接觸。
參考圖1H,并結合圖1C,在底部抗反射涂層160上形成具有溝槽圖形的抗蝕劑層170,并以所述具有溝槽圖形的抗蝕劑層170為掩膜,刻蝕底部抗反射涂層160、介質抗反射層130以及部分介質層120形成溝槽120b,所述溝槽120b的位置與通孔120a的位置對應,并與所述通孔120a連通。
然而,在實際生產中發現,由于在上述步驟中,需要同時刻蝕底部抗反射涂層160、介質抗反射層130以及介質層120,而所述各個膜層的刻蝕速率不同,其中底部抗反射涂層160的刻蝕速率比介質抗反射層130的刻蝕速率低很多,因此,底部抗反射涂層160會填入到介質抗反射層130的表面并生成附著物,這種附著物會阻礙對介質抗反射層130和介質層120的刻蝕,進而在溝槽120b內形成柵欄缺陷(fence?defect)151,影響了溝槽120b的尺寸和輪廓。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910198556.5/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





