[發明專利]一種適用于MIPS處理器的AES加密單元

有效

• 申請號: 200910198314.6
• 申請日: 2009-11-05
• 公開（公告）號: CN101702709A
• 公開（公告）日: 2010-05-05
• 發明（設計）人: 韓軍;王帥;曾曉洋;盧仕聽
• 申請（專利權）人: 復旦大學
• 主分類號: H04L29/06
• 分類號: H04L29/06;H04L9/00
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于集成電路設計技術領域，具體涉及一種適用于MIPS處理器的AES加密單元 電路。

背景技術

在當代，隨著信息化的不斷深入，越來越多的信息將暴露在公開的媒介中。為了保護 那些敏感信息，各種密碼算法被應用到無線網絡通信領域中。然而，通信設備尤其是便攜 式設備相對有限的處理能力已無法滿足日益增大的數據量的需求。專用集成電路(ASIC) 的解決方案可以滿足速度上的要求，但是這種方案缺乏靈活性和可配置性。而通用處理器 具有很好的靈活性，但速度較慢。一種折中的方案可以很好的處理這個問題，那就是在通 用處理器中添加能夠高效處理密碼學運算的專用單元。這種集成了專用加密功能單元的可 編程處理器可以很好的應付高強度的密碼學運算。

分組密碼一直是密碼學中重要的加密技術，被廣泛的應用在數據的加密傳輸和加密儲 存上，它在很多的密碼系統中都處于核心地位。于2001年被美國國家標準和技術協會NIST 定為美國政府新的加密標準的AES(Advanced?Encryption?Standard)算法是一種常見的分組 密碼算法，其應用場合見于諸多安全領域。AES是以塊為單位對數據進行操作。AES算法 允許的數據塊和密鑰塊的長度為128，192或256位，在AES標準算法中采用的數據塊長度為 128位，密鑰長度可為128，192或256位。

發明內容

本發明的目的是提出一種適用于MIPS處理器的AES加密單元，能集成于MIPS處理器 中，加速AES算法的計算，同時顯著地降低硬件成本。

本發明提出的適用于MIPS處理器的AES加密單元執行密鑰長度為128位，一次AES運 算的時間為3.78ms，吞吐率達到33.9MHz。如采用中芯國際(SMIC)0.13μm標準CMOS工 藝進行邏輯綜合，最高時鐘頻率可達到125MHz，核心電路等效門為18K。

AES算法是一種迭代的算法，每一次迭代可以稱為一輪(Round)，本發明中的專用加 密功能單元所采用的數據塊長度是實際應用中最常見的128位，其加密輪數為10。AES算 法的加密流程如附圖5所示，其主要運算包括行變換(ShiftRow)、字節替換(SubByte)和 列混合(MixColumn)運算。第1至9輪需要順次經過這三種變換運算，而最后一輪不需要 進行列混合變換。AES解密流程則是加密過程的完全逆過程，即第1輪只進行逆行變換和逆 字節替換，第2至10輪每輪都要順次經過逆列混合運算、逆行變換和逆字節替換，如附圖6 所示。

下面分別闡述以上幾個基本操作步驟的硬件實現方式：

行變換就是將128位輸入數據的位置以某種規律進行重新排布以組成一個新的128位 數據，這在硬件電路中就是用簡單的硬連線實現的；

字節替換單元的實現方法一般有兩種，一是查找表，二是有限域運算。為了減小硬件 實現面積，本發明字節替換單元采用了有限域計算的方法來實現。即將原本在GF(2⁸)域的 求逆計算，轉換到GF(2⁴)域實現。由于GF(2⁴)域的運算相對簡單，就可以快速而有效的進 行GF(2⁸)域上的求逆運算。

本發明中的字節替換單元既可以進行字節替換運算，也可以進行逆字節替換運算，由 2個多路選擇器來控制其工作模式，整個字節替換模塊的面積僅為11K等效門。字節替換模 塊的結構如附圖2所示，它由映射單元11，逆仿射及映射單元12，第六和第七多選器13、17， GF(2⁴)²域上求逆單元14，逆映射單元15，逆映射及仿射單元16組成，其中：

映射單元11，將GF(2⁸)域上的8位輸入數據映射到復合域GF(2⁴)²上，輸出送入第六多路 選擇器13；

逆仿射及映射單元12，它將逆仿射矩陣和映射矩陣合并，在解密時將輸入的8位輸入 數據進行逆仿射運算并且映射到復合域GF(2⁴)²上，輸出結果送入第六多路選擇器13；