[發(fā)明專(zhuān)利]偏移側(cè)墻及MOS晶體管的形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200910198117.4
• 申請(qǐng)日: 2009-11-02
• 公開(kāi)（公告）號(hào): CN102054676A
• 公開(kāi)（公告）日: 2011-05-11
• 發(fā)明（設(shè)計(jì)）人: 沈滿華;張海洋
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中芯國(guó)際集成電路制造(上海)有限公司
• 主分類(lèi)號(hào): H01L21/28
• 分類(lèi)號(hào): H01L21/28;H01L21/336
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 李麗

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種偏移側(cè)墻及MOS晶體管的形成方法。

背景技術(shù)

隨著半導(dǎo)體制造技術(shù)以及相關(guān)配套技術(shù)的不斷發(fā)展進(jìn)步，在單位面積內(nèi)容納的晶體管數(shù)目不斷增加，集成電路集成度越來(lái)越高，每個(gè)晶體管的尺寸越來(lái)越小。當(dāng)晶體管尺寸縮小時(shí)，其柵極的長(zhǎng)度也會(huì)隨之變短。但是隨著柵極長(zhǎng)度的縮短，在離子注入過(guò)程中，出現(xiàn)了很多影響晶體管正常工作的負(fù)面效應(yīng)，比如短溝道效應(yīng)(Shot?Channel?Effect，SCE)。

現(xiàn)有形成MOS晶體管過(guò)程中，可以采用在柵極兩側(cè)形成偏移側(cè)墻(offsetspace)來(lái)解決短溝道效應(yīng)，如中國(guó)專(zhuān)利申請(qǐng)200510108839可以發(fā)現(xiàn)在MOS有源區(qū)的柵極兩側(cè)都有偏移間隙壁。具體制作方法如圖1所示，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100中形成有隔離結(jié)構(gòu)101，隔離結(jié)構(gòu)101之間的區(qū)域?yàn)橛性磪^(qū)102；在有源區(qū)102的半導(dǎo)體襯底100中摻雜離子，形成摻雜阱103；在有源區(qū)102的半導(dǎo)體襯底100上依次形成柵介質(zhì)層104與柵極105，所述柵介質(zhì)層104與柵極105構(gòu)成柵極結(jié)構(gòu)106。

如圖2所示，以柵極結(jié)構(gòu)106兩側(cè)形成偏移側(cè)墻107，具體形成工藝如下：用化學(xué)氣相沉積法在半導(dǎo)體襯底100上形成氮化硅層；采用等離子體回刻蝕工藝刻蝕氮化硅層，去除半導(dǎo)體襯底100及柵極結(jié)構(gòu)106上方的氮化硅層，所述等離子體回刻蝕工藝采用的是包含CH_xF_y混合氣體，其中CH_xF_y的流量為20sccm～200sccm。

然后，采用濕洗方法去除偏移側(cè)墻107表面的聚合物及其他有機(jī)物。

如圖3所示，以柵極結(jié)構(gòu)106和偏移側(cè)墻107為掩模，進(jìn)行離子注入，在半導(dǎo)體襯底100內(nèi)形成源/漏極延伸區(qū)110。

如圖4所示，在偏移側(cè)墻107兩側(cè)形成側(cè)墻112；以側(cè)墻112、偏移側(cè)墻107及柵極結(jié)構(gòu)106為掩模，在柵極結(jié)構(gòu)106兩側(cè)的半導(dǎo)體襯底100中進(jìn)行離子注入，形成源/漏極114。最后，對(duì)半導(dǎo)體襯底100進(jìn)行退火，使注入的各種離子擴(kuò)散均勻。

隨著半導(dǎo)體器件例如MOS晶體管的尺寸進(jìn)入65nm，器件的溝道長(zhǎng)度進(jìn)一步減小，短溝道效應(yīng)更加明顯，因此，為了降低短溝道效應(yīng)，采用形成偏移側(cè)墻的方法。但是這種工藝存在以下缺點(diǎn)：在用包含CH_xF_y的混合氣體回刻蝕氮化硅層的過(guò)程中，由于CH_xF_y會(huì)與氮化硅層中的氮離子或硅離子發(fā)生反應(yīng)，在偏移側(cè)墻表面形成聚合物；而如果刻蝕形成偏移側(cè)墻后，需要等待8小時(shí)以上再進(jìn)行濕洗工藝的話，附著于偏移側(cè)墻表面的聚合物會(huì)對(duì)偏移側(cè)墻進(jìn)一步腐蝕，使柵極結(jié)構(gòu)上方曝露(如圖2中虛線框中所示)，會(huì)導(dǎo)致柵極結(jié)構(gòu)與后續(xù)導(dǎo)電插塞之間產(chǎn)生短路，影響半導(dǎo)體器件的電性能。

發(fā)明內(nèi)容

本發(fā)明解決的問(wèn)題是提供一種偏移側(cè)墻及MOS晶體管的形成方法，防止MOS晶體管結(jié)漏電。

為解決上述問(wèn)題，本發(fā)明提供一種偏移側(cè)墻的形成方法，包括：在半導(dǎo)體襯底上依次形成柵介質(zhì)層與柵極，所述柵介質(zhì)層與柵極構(gòu)成柵極結(jié)構(gòu)；在半導(dǎo)體襯底上形成氮化硅層，且氮化硅層包圍柵極結(jié)構(gòu)；采用包含CH_xF_y氣體的混合氣體對(duì)氮化硅層進(jìn)行回刻蝕，形成偏移側(cè)墻，所述偏移側(cè)墻表面具有CH_xF_y氣體與氮化硅反應(yīng)生成的聚合物；采用包含氫氣的混合氣體灰化去除聚合物。

可選的，所述氫氣的流量為50sccm～200sccm。所述包含氫氣的混合氣體中還包括氬氣，氬氣的流量為200sccm～500sccm。

可選的，所述采用包含氫氣的混合氣體灰化去除聚合物所需的壓力為10毫托～50毫托，功率為500W～2000W。

可選的，所述CH_xF_y氣體刻蝕氮化硅層時(shí)的流量為20sccm～200sccm，占混合氣體總流量的20％～60％。

可選的，所述偏移側(cè)墻的厚度為150埃～250埃。