[發明專利]一種重布線機構有效
| 申請號: | 200910198066.5 | 申請日: | 2009-10-30 |
| 公開(公告)號: | CN102054809A | 公開(公告)日: | 2011-05-11 |
| 發明(設計)人: | 孫鵬;孫萬峰;黃永彬;汪維金;王軍 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L23/485 | 分類號: | H01L23/485;H01L23/528;H01L23/544 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 屈蘅;李時云 |
| 地址: | 20120*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 布線 機構 | ||
技術領域
本發明涉及隨機存儲器領域,特別涉及一種隨機存儲器的重布線機構。
背景技術
隨著芯片技術的迅速發展,重布線層(Re-Distribution?Layer,RDL)已被廣泛應用于芯片制造領域。
但是,在隨機存儲器領域,重布線層一直沒有得到廣泛應用。因為,當對隨機存儲器進行芯片探針測試(circuit?probing?test,CP?test)后,與重布線層連接的頂層金屬層會遭到很大的破壞,會很大程度地降低隨機存儲器的良率。
圖1A為現有的隨機存儲器的測試端結構的剖面圖。如圖1A所示,所述測試端結構包括:襯底100;位于所述襯底上的測試焊盤102與頂層金屬線106,在所述測試焊盤102和頂層金屬線106之間、不同測試焊盤102之間以及不同頂層金屬線106之間形成有層間空隙104;在所述層間空隙104、測試焊盤102以及頂層金屬線106上,依次形成有第一氧化層108和氮化層110。為了實現測試功能,對應所述測試焊盤102,所述第一氧化層108和氮化層110中開有開孔114,所述開孔114使所述測試焊盤102露出。由于層間空隙104的深寬比較大,所以在形成所述第一氧化層108時,所述第一氧化層108不能填充到層間空隙104。
在進行芯片探針測試時,使探針與所述測試焊盤102接觸從而實現測試,但是,由于未設置重布線層,而測試焊盤102的設計位置又是固定的,所以,如果要變更封裝方式或封裝位置,就需要變更測試焊盤102的設計位置,這樣便需要變更各步驟的掩模板,而掩模板是很昂貴的,所以這會大大增加半導體芯片的制造成本。
圖1B為現有的另一種隨機存儲器的測試端結構的剖面圖。與圖1A中所示的測試端結構的不同之處在于,在開孔114內形成有重布線層115。雖然設置了重布線層115,但是,當探針與重布線層115接觸而進行芯片探針測試時,探針以一定角度傾斜扎到重布線層115上,由于層間空隙104的存在,探針的壓力會使頂層金屬線106發生變形而損壞,使不同頂層金屬線之間發生短路、或頂層金屬線斷開。所述頂層金屬線106的損壞會嚴重影響半導體芯片的良率。
發明內容
為了解決現有技術中,頂層金屬線容易被探針損壞,從而降低隨機存儲器所在晶圓的良率問題,本發明提供一種重布線機構,能很好的保護頂層金屬線,使包括本發明隨機存儲器的晶圓的良率損失,不會隨芯片探針測試次數的增加而急劇增加。
本發明提供一種重布線機構包括:襯底;位于所述襯底上的測試焊盤和頂層金屬線,在所述測試焊盤和頂層金屬線之間、不同測試焊盤之間以及不同頂層金屬線之間形成有層間空隙;在所述層間空隙、測試焊盤以及頂層金屬線上,依次形成有第一氧化層、氮化層以及第二氧化層;對應所述測試焊盤,在所述第一氧化層、氮化層以及第二氧化層內形成有開孔,在所述開孔內形成有重布線層,所述重布線層延伸至所述第二氧化層上。
可選的,所述第一氧化層和所述第二氧化層是利用高密度等離子化學氣相沉積形成的。
優選的,所述第一氧化層和所述第二氧化層是利用等離子體增強型化學氣相沉積形成的。
可選的,所述重布線層的材料為銅或鋁。
優選的,所述第二氧化層的厚度大于所述第一氧化層的厚度。
可選的,所述第一氧化層和所述第二氧化層的材料可以為氧化硅,所述氮化層的材料可以為氮化硅。
進一步的,所述第一氧化層的厚度范圍為1500埃至2000埃,所述第二氧化層的厚度范圍為9000埃至10000埃。
進一步的,所述氮化層的厚度范圍為2500埃至3500埃。
由于本發明的重布線機構中,增加了第二氧化層,所述第二氧化層具有很好的耐壓能力,使頂層金屬層不會隨芯片探針測試次數的增加,而遭到損壞。從而使包括本發明重布線機構的隨機存儲器晶圓的良率穩定、漏電流變化很小。
附圖說明
圖1A為現有的隨機存儲器的測試端結構的剖面圖;
圖1B為現有的另一種隨機存儲器的測試端結構的剖面圖;
圖2為本發明實施例的重布線機構的剖面圖;
圖3為經過七次芯片探針測試的隨機存儲器晶圓良率損失對比圖;
圖4為對每個隨機存儲器晶圓分別進行七次芯片探針測試過程中漏電流的變化情況。
具體實施方式
為了使本發明的內容以及保護范圍更加清楚、易懂,以下結合附圖對本發明的內容作詳細說明。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910198066.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:陣列基板及顯示器
- 下一篇:雙鑲嵌結構的制造方法





