[發(fā)明專(zhuān)利]MOS晶體管及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200910197613.8
• 申請(qǐng)日: 2009-10-23
• 公開(kāi)（公告）號(hào): CN102044438A
• 公開(kāi)（公告）日: 2011-05-04
• 發(fā)明（設(shè)計(jì)）人: 李奉載
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中芯國(guó)際集成電路制造(上海)有限公司
• 主分類(lèi)號(hào): H01L21/336
• 分類(lèi)號(hào): H01L21/336;H01L29/78;H01L29/08
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 李麗

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造工藝，特別涉及一種MOS晶體管及其制造方法。

背景技術(shù)

隨集成電路集成度的提高，器件尺寸逐步按比例縮小，目前特征尺寸已達(dá)到32nm量級(jí)。金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOS)是最常見(jiàn)的半導(dǎo)體器件，是構(gòu)成各種復(fù)雜電路的基本單元。MOS晶體管基本結(jié)構(gòu)包括三個(gè)主要區(qū)域：源極(source)、漏極(drain)和柵電極(gate)。其中源極和漏極是通過(guò)高摻雜形成的，根據(jù)器件類(lèi)型不同，可分為n型摻雜(NMOS)和p型摻雜(PMOS)。

在器件按比例縮小的過(guò)程中，漏極電壓并不隨之減小，這就導(dǎo)致源/漏極間的溝道區(qū)電場(chǎng)的增大，在強(qiáng)電場(chǎng)作用下，電子在兩次碰撞之間會(huì)加速到比熱運(yùn)動(dòng)速度高許多倍的速度，由于動(dòng)能很大而被稱(chēng)為熱電子，從而引起熱電子效應(yīng)(hot?electron?effect)。該效應(yīng)屬于器件的小尺寸效應(yīng)，會(huì)引起熱電子向柵介質(zhì)層注入，形成柵電極電流和襯底電流，影響器件和電路的可靠性。

為了克服熱電子效應(yīng)，有多種對(duì)MOS晶體管結(jié)構(gòu)的改進(jìn)方法，例如雙注入結(jié)構(gòu)、埋溝結(jié)構(gòu)、分立柵結(jié)構(gòu)、埋漏結(jié)構(gòu)等；其中研究得較多且實(shí)用價(jià)值較大的一種是輕摻雜漏(lightly?doped?drain：LDD)結(jié)構(gòu)。輕摻雜漏結(jié)構(gòu)的作用是降低電場(chǎng)，可以顯著改進(jìn)熱電子效應(yīng)。

盡管LDD結(jié)構(gòu)對(duì)降低熱電子效應(yīng)有顯著的作用，但也存在一些缺點(diǎn)。比如導(dǎo)致源/漏極間的電阻增大，使飽和電流降低，進(jìn)而引起器件反應(yīng)速度下降。另外，LDD結(jié)構(gòu)還使MOS晶體管制造工藝更為復(fù)雜。

現(xiàn)有集成工藝中，如圖1～圖4所示，MOS晶體管的制造主要包括以下流程：參考圖1，首先在半導(dǎo)體襯底100上形成柵電極介質(zhì)層110和柵電極120；參考圖2，然后對(duì)源區(qū)130和漏區(qū)140進(jìn)行LDD離子注入，并通過(guò)退火工藝使注入離子在襯底內(nèi)擴(kuò)散；參考圖3，之后形成側(cè)墻150，再進(jìn)行源/漏極注入，最后形成如圖4所示的器件結(jié)構(gòu)。在以上工藝中，LDD結(jié)構(gòu)分別形成于源區(qū)和漏區(qū)，而且由于退火作用，使有效溝道長(zhǎng)度遠(yuǎn)小于柵電極的物理寬度，容易造成短溝道效應(yīng)。

公開(kāi)號(hào)為20040150014的美國(guó)專(zhuān)利申請(qǐng)?jiān)贛OS晶體管結(jié)構(gòu)中取消了LDD結(jié)構(gòu)以避免其各項(xiàng)副作用，但需要對(duì)工藝過(guò)程和參數(shù)作較大調(diào)整，對(duì)實(shí)際生產(chǎn)造成一定難度。

為提高M(jìn)OS晶體管的性能，需要開(kāi)發(fā)一種新的制造工藝，在不提高工藝復(fù)雜性的情況下，減輕或消除LDD結(jié)構(gòu)引起的各項(xiàng)副作用。

發(fā)明內(nèi)容

本發(fā)明解決的問(wèn)題是提供一種MOS晶體管及其制造方法，降低LDD結(jié)構(gòu)帶來(lái)的不良影響，提高M(jìn)OS晶體管的電學(xué)性能。

為解決上述問(wèn)題，本發(fā)明提供了一種MOS晶體管的制造方法，包含下列步驟：

提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上依次形成有柵極介質(zhì)層和柵電極，所述柵電極具有第一側(cè)和第二側(cè)，所述柵電極第一側(cè)的半導(dǎo)體襯底為源區(qū)，第二側(cè)的半導(dǎo)體襯底為漏區(qū)；

對(duì)所述漏區(qū)進(jìn)行輕摻雜注入、對(duì)所述源區(qū)進(jìn)行源極注入，分別形成輕摻雜漏極和源極；

在所述柵極介質(zhì)層上柵電極的兩側(cè)形成側(cè)墻；

對(duì)所述漏區(qū)進(jìn)行漏極注入，形成漏極。

可選的，所述對(duì)漏區(qū)進(jìn)行輕摻雜注入包括：在所述半導(dǎo)體襯底上形成第一光刻膠層；圖形化所述第一光刻膠層，定義出漏區(qū)形狀；以所述第一光刻膠層為掩膜進(jìn)行輕摻雜注入，之后去除所述第一光刻膠層。

可選的，對(duì)所述源區(qū)進(jìn)行源極注入包括：在所述半導(dǎo)體襯底上形成第二光刻膠層；圖形化所述第二光刻膠層，定義出源區(qū)形狀；以所述第二光刻膠層為掩膜進(jìn)行源極注入，之后去除所述第二光刻膠層。

可選的，對(duì)所述漏區(qū)進(jìn)行漏極注入包括：在所述半導(dǎo)體襯底上形成第三光刻膠層；圖形化所述第三光刻膠層，定義出漏區(qū)形狀；以所述第三光刻膠層為掩膜進(jìn)行漏極注入，之后去除所述第三光刻膠層。

可選的，所述輕摻雜離子注入劑量為10¹²～10¹³/cm²數(shù)量級(jí)。

可選的，所述源極注入的劑量為10¹⁴～10¹⁵/cm²數(shù)量級(jí)。

可選的，所述漏極注入的劑量為10¹⁴～10¹⁵/cm²數(shù)量級(jí)。

可選的，所述輕摻雜注入、源極注入、漏極注入的離子類(lèi)型為砷或銻。

可選的，所述輕摻雜注入、源極注入、漏極注入的離子類(lèi)型為硼。

可選的，所述柵極介質(zhì)層的材料為二氧化硅。

為解決上述問(wèn)題，本發(fā)明還提供了一種MOS晶體管，包括：

半導(dǎo)體襯底；