[發明專利]在DSP+FPGA架構中提高信號實時模式識別處理速度的系統及方法

有效

• 申請號: 200910197183.X
• 申請日: 2009-10-15
• 公開（公告）號: CN101673343A
• 公開（公告）日: 2010-03-17
• 發明（設計）人: 楊輝;陸小鋒;張穎;金臻;袁承宗
• 申請（專利權）人: 上海大學
• 主分類號: G06K9/00
• 分類號: G06K9/00
• 代理公司: 上海上大專利事務所（普通合伙）
• 代理人: 何文欣

技術領域

本發明涉及利用DSP的外部存儲器接口(EMIF)完成DSP和FPGA之間的信號傳遞并 用FPGA取代DSP完成模式分類來提高整個模式識別系統的數據處理速度的一種解決方案。 屬于電子信息領域。

背景技術

隨著嵌入式技術應用領域的日益廣泛，以及嵌入式技術不可避免的智能化發展趨勢，對 于嵌入式模式識別技術的需求也越來越大。對于需要進行模式識別的場合，往往能采集到大 量的信息，需要在短時間內對這些信息進行歸納提煉，從而得到目標的準確、簡練的描述。 嵌入式模式識別的瓶頸就在于很難保證信號模式識別處理的速度，對于輸入信息量大、處理 結果實時性要求較高(比如視頻圖像信號、網絡數據流等)的應用場合，傳統的技術手段往往 無法滿足處理速度上的要求。

在目前的嵌入式系統中，基于DSP+FPGA的架構的特點就是FPGA以其靈活的可編程能 力負責對外接口和時序控制部分，主要的信號處理運算則由DSP完成，這樣充分利用了DSP 的運算能力。在這種架構中，雖然考慮了FPGA在時序信號產生上的優勢，但FPGA在并行 計算上的優勢卻沒有得到利用，而簡單的時序控制往往只能用到FPGA內很少的資源，大量 的資源被閑置了，本方案就是考慮到這一點，在FPGA中放入特別適合并行計算的神經網絡 分類器，這樣FPGA可以代替DSP完成其模式識別中的分類環節，改善了整個信號處理流程 的并行性，從而提高了系統的處理速度，滿足需要實時模式識別要求的應用場合。

方案中的DSP使用TI公司的TMS320C6000系列，該系列的EMIF接口支持各種外部器 件的無縫連接，包括SRAM、SDRAM、ROM、FIFO和外部共享器件等等。外部存儲空間劃 分為四個獨立的存儲空間(CE空間)，由4根外部片選CE線及對應的CE空間控制寄存器控 制。

發明內容

本發明的目的在于針對已有技術存在的不足，提供一種在DSP+FPGA架構中提高信號實 時模式識別處理速度的系統及方法，能使該架構的信號處理速度提高30～50％。

該方法利用FPGA的并行計算能力，將原本需要在DSP中處理的神經網絡分類器放到 FPGA中處理，分攤了DSP的負擔。DSP和FPGA間使用EDMA方式在EMIF總線上進行通 信，通信過程不占用CPU時間片，而DSP上使用多線程技術，保證在FPGA內進行分類處 理時DSP不閑置，做到DSP和FPGA的并行處理。

為實現上述目的，本發明的構思是：

基于DSP+FPGA架構的嵌入式實時模式識別系統，以DSP為主處理芯片，FPGA為協處 理芯片，存儲器配有SDRAM和FLASH，SDRAM作為主存儲器，提供DSP工作時的內存支 持，FLASH作為輔助存儲器，利用其斷電不丟失數據的特點來保存DSP的啟動引導數據、 程序數據和FPGA內的神經網絡的權值數據。DSP、FPGA、SDRAM和FLASH均連接在DSP 的EMIF總線上，方便它們互相進行數據交互。系統除了以上核心部分外，還配有信號采集、 自動控制、輸出顯示和人機交互等外圍模塊，但與本發明的核心內容無關，故不再詳細介紹。

DSP的4個外部存儲空間(CE空間)中，CE0配置為同步空間，分配給主存儲設備SDRAM， CE1和CE2配置為異步空間，分別分配給FLASH和FPGA的內部RAM。DSP的EMIF接口 的地址線、數據線和控制線除了要連接到SDRAM和FLASH的相應引腳外，還需要連接到 FPGA的引腳上。

對于待識別的信號，其整個處理流程如下：

1.DSP通過信號采集線程得到待識別的信號。

2.DSP對于采集到的信號進行預處理，得到信號中若干個感興趣的目標，這些目標就是 需要進行模式識別的主體。

3.DSP對于每一個感興趣的目標進行特征提取，將提取到的特征打包，通過EMIF總線 以增強型直接存儲器訪問(EDMA)方式發送給FPGA進行識別分類。

4.FPGA利用片內RAM接收DSP傳來的特征包，將特征對應的輸入到FPGA內的神經 網絡分類器模塊中，經過該模塊后的分類結果再反傳遞回片內RAM中暫時儲存，在 DSP需要時通過EMIF總線將該結果發送給DSP。