[發明專利]一種SOI級聯雙管MOS晶體管結構

有效

• 申請號: 200910197168.5
• 申請日: 2009-10-14
• 公開（公告）號: CN101694846A
• 公開（公告）日: 2010-04-14
• 發明（設計）人: 高明輝;彭樹根
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L29/78;H01L29/423
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

技術領域

本發明涉及MOS晶體管結構，具體涉及一種基于SOI結構的MOS晶體管結構，屬于半導體器件領域。

背景技術

近年來，隨著超大規模集成電路特征尺寸逐步縮小到亞100nm范圍，在材料技術、器件理論、器件結構以及制作工藝等方面出現了一系列新問題，使得亞100nm硅集成電路的功耗、可靠性以及電路的性價比受到較大的影響，SOI(Silicon?on?Insulator，絕緣體上硅)技術作為一種全介質隔離技術，有著許多體硅技術不可比擬的優越性，基于SOI結構的MOS器件具有功耗低、抗干擾能力強、集成密度高、速度高、工藝簡單、抗輻照能力強，并徹底消除了體硅MOS器件的寄生閂鎖效應等優點。

然而，不同于體硅器件，基于SOI結構的MOS器件體區處于懸浮狀態，使得由溝道近源端碰撞電離產生的熱載流子電荷無法迅速移走，出現浮體效應，這是SOI器件的特有效應。浮體效應不僅會降低器件增益，降低源-漏擊穿電壓，引起單管閂鎖，帶來較大的泄漏電流，導致功耗增加，還會引起電路工作不穩定，帶來噪聲過沖，對器件和電路性能產生較大影響。

浮體效應主要包括Kink效應和寄生雙極晶體管效應，其中，寄生雙極晶體管效應是每個MOS器件不可避免的寄生效應，而Kink效應則主要發生在SOI器件中，也是SOI器件浮體效應討論的熱點和重點。

圖1為Kink效應物理機制示意圖。如圖1所示，NMOS晶體管100位于SOI襯底的頂層硅102中，源區110和漏區120均為N型離子注入，其注入深度到達SOI襯底的二氧化硅埋氧層101。對于部分耗盡的SOI?NMOS器件100，在足夠高的漏端120電壓V_D下，溝道電子103在漏端120高場區獲得足夠能量，通過碰撞電離產生熱電子-空穴對，所產生的電子會很快流入處于高電位的漏極，而空穴104向較低電勢的位于柵極130下方的中性體區140處移動，但由于SOI二氧化硅埋氧層的隔離，這部分多余的空穴無法流入襯底，同樣，由于源110-體140結較高的勢壘，這部分多余的空穴也無法同源區的電子復合，只能夠堆積在體區140，從而抬高了中性體區140的電勢，使源110-體140結正偏。浮體140上的正電位使閾值電壓V_th降低，漏端120電流I_DS增大，由此進一步產生更多的電子-空穴對，在輸出特性曲線中則呈現出在器件飽和區電流突然增加、曲線翹曲的Kink效應。

在全耗盡SOI器件中不出現Kink效應，這主要是由于硅膜處于全耗盡狀態，相比于部分耗盡器件，源-體間勢壘較低，碰撞電離產生的空穴可以流向源區，在源區被復合，硅膜中不存在過剩載流子，而對于PMOS器件，由于空穴的電離率較低，碰撞電離產生的電子-空穴對遠低于NMOS管，因此，SOI結構PMOS器件中的Kink效應也不明顯。

因此，SOI器件的浮體效應主要體現在NMOS器件中?，F有技術解決SOI器件浮體效應的途徑主要有采用薄膜全耗盡SOI器件和體接觸兩種方法。然而，由于對薄膜厚度(特別是1000以下的薄膜厚度)以及離子注入區域輪廓形狀的高度靈敏，全耗盡SOI材料在實際生產中難以得到廣泛的應用，此外，當薄膜SOI器件的背界面處于積累狀態時，其實際表現為部分耗盡器件特性，在薄頂層硅的長溝道NMOS器件中，由于空穴移動集中在源區所產生的自偏置效應，浮體效應也依然存在。