[發明專利]一種SOI級聯雙管MOS晶體管結構

有效

• 申請號: 200910197168.5
• 申請日: 2009-10-14
• 公開（公告）號: CN101694846A
• 公開（公告）日: 2010-04-14
• 發明（設計）人: 高明輝;彭樹根
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L29/78;H01L29/423
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

1.一種SOI級聯雙管MOS晶體管結構，包括位于SOI襯底頂層硅中的源區和漏區，所述源區和漏區之間位于SOI頂層硅表面的柵氧化層以及位于所述柵氧化層表面的多晶硅柵，其特征在于，所述多晶硅柵由主柵和從柵組成，所述主柵靠近所述源區，所述從柵靠近所述漏區，所述主柵和所述從柵為非對稱結構，所述主柵的寬度d₁大于所述從柵的寬度d₂，且所述主柵和從柵之間有一間隔，在所述間隔位置具有與所述源區和漏區同步離子注入形成的第三摻雜區域。

2.根據權利要求1所述的SOI級聯雙管MOS晶體管結構，其特征在于，所述MOS晶體管結構位于SOI頂層硅上被淺溝槽隔離的器件區域內。

3.根據權利要求1所述的SOI級聯雙管MOS晶體管結構，其特征在于，所述SOI頂層硅和襯底硅均為P型半導體摻雜。

4.根據權利要求3所述的SOI級聯雙管MOS晶體管結構，其特征在于，所述源區、漏區以及第三摻雜區的摻雜類型為N型半導體摻雜，且均為重摻雜。

5.根據權利要求1所述的SOI級聯雙管MOS晶體管結構，其特征在于，所述源區、漏區以及所述第三摻雜區域的離子注入深度均與SOI襯底的頂層硅厚度相同。

6.根據權利要求1所述的SOI級聯雙管MOS晶體管結構，其特征在于，所述主柵和從柵由同一柵電極引出。

7.根據權利要求1所述的SOI級聯雙管MOS晶體管結構，其特征在于，所述主柵和從柵的側壁均覆蓋有一側間隙壁，所述側間隙壁為由正硅酸乙酯熱分解淀積的無定形二氧化硅。

8.根據權利要求1所述的SOI級聯雙管MOS晶體管結構，其特征在于，所述主柵和所述從柵之間的間隔距離D≥2×所述從柵寬度d₂。