[發明專利]共享存儲單元的分柵式閃存

無效

• 申請號: 200910197127.6
• 申請日: 2009-10-13
• 公開（公告）號: CN101692453A
• 公開（公告）日: 2010-04-07
• 發明（設計）人: 曹子貴
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L29/423;G11C16/02
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體設計制造領域，且特別涉及一種共享存儲單元的分柵式閃存。

背景技術

閃存以其便捷，存儲密度高，可靠性好等優點成為非揮發性存儲器中研究的熱點。從二十世紀八十年代第一個閃存產品問世以來，隨著技術的發展和各類電子產品對存儲的需求，閃存被廣泛用于手機，筆記本，掌上電腦和U盤等移動和通訊設備中，閃存為一種非易變性存儲器，其運作原理是通過改變晶體管或存儲單元的臨界電壓來控制門極通道的開關以達到存儲數據的目的，使存儲在存儲器中的數據不會因電源中斷而消失，而閃存為電可擦除且可編程的只讀存儲器的一種特殊結構。如今閃存已經占據了非揮發性半導體存儲器的大部分市場份額，成為發展最快的非揮發性半導體存儲器。

然而現有的閃存在邁向更高存儲密度的時候，由于受到編程電壓的限制，通過縮小器件尺寸來提高存儲密度將會面臨很大的挑戰，因而研制高存儲密度的閃存是閃存技術發展的重要推動力。傳統的閃存在邁向更高存儲密度的時候，由于受到結構的限制，實現器件的編程電壓進一步減小將會面臨著很大的挑戰。

一般而言，閃存為分柵結構或堆疊柵結構或兩種結構的組合。分柵式閃存由于其特殊的結構，相比堆疊柵閃存在編程和擦除的時候都體現出其獨特的性能優勢，因此分柵式結構由于具有高的編程效率，字線的結構可以避免“過擦除”等優點，應用尤為廣泛。但是由于分柵式閃存相對于堆疊柵閃存多了一個字線從而使得芯片的面積也會增加，因此如何在提高芯片性能的同時進一步減小芯片的尺寸是亟需解決的問題。

發明內容

本發明提出一種共享存儲單元的分柵式閃存，實現單字節存儲面積縮小的同時，也可以避免過擦除的問題。

為了達到上述目的，本發明提出一種共享存儲單元的分柵式閃存，包括：

半導體襯底，其上具有間隔設置的源極區域和漏極區域；

溝道區，位于所述源極區域和漏極區域之間；

存儲單元，位于所述溝道區上方；

字線，位于所述存儲單元上方；

第一選擇柵和第二選擇柵，分別位于所述字線和存儲單元兩側，

其中，所述存儲單元包括第一存儲部分和第二存儲部分，所述第一存儲部分鄰近第一選擇柵，所述第二存儲部分鄰近第二選擇柵，所述存儲單元為氮化硅存儲單元。

進一步的，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加第一存儲部分讀取電壓，實現第一存儲部分讀取。

進一步的，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加的第一存儲部分讀取電壓分別為2.5V、2V、4V、0V和1V，實現第一存儲部分讀取。

進一步的，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加第二存儲部分讀取電壓，實現第二存儲部分讀取。

進一步的，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加的第二存儲部分讀取電壓分別為2.5V、4V、2V、1V和0V，實現第二存儲部分讀取。

進一步的，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加第一存儲部分編程電壓，實現第一存儲部分編程。

進一步的，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加的第一存儲部分編程電壓分別為8V、1.4V、5V、0V和4V，實現第一存儲部分編程。

進一步的，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加第二存儲部分編程電壓，實現第二存儲部分編程。

進一步的，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加的第二存儲部分編程電壓分別為8V、5V、1.4V、4V和0V，實現第二存儲部分編程。

進一步的，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加存存儲單元擦除電壓，實現第一存儲部分和第二存儲部分擦除。

進一步的，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加的存存儲單元擦除電壓分別為-5V、F、F、F和F，實現第一存儲部分和第二存儲部分擦除。

本發明提出的共享存儲單元的分柵式閃存，由于其共用雙選擇柵的結構可以實現對氮化硅存儲單元局部進行存儲，從而實現了單氮化硅器件多字節存儲的功能，在實現單字節存儲面積縮小的同時保持分柵式閃存不存在過擦除的優點。

附圖說明

圖1所示為本發明較佳實施例的共享存儲單元的分柵式閃存結構示意圖。