[發明專利]金屬插塞的制作方法

無效

• 申請號: 200910197110.0
• 申請日: 2009-10-13
• 公開（公告）號: CN102044477A
• 公開（公告）日: 2011-05-04
• 發明（設計）人: 劉盛;楊瑞鵬;聶佳相;何偉業
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本發明涉及集成電路的金屬插塞的制作方法。

背景技術

IC制造業轉到銅金屬化對所有芯片制造商來說都只是剛剛起步。首先，高性能微處理器和快速靜態存儲器正在轉向銅工藝。因為銅有具有較低的電阻率(銅的電阻率為1.69μΩ·cm)和較高的抗電遷移性(可增加約兩個數量級)，故銅是深亞微米和納米集成電路多層互連線的一種首選材料。

電鍍銅金屬的基本原理是將具有導電表面的硅片沉浸在硫酸銅溶液中，這個溶液包含需要被淀積的銅。硅片和種子層作為帶負電荷的平板或陰極電連接到外電源。固體銅塊沉浸在溶液中并構成帶正電荷的陽極。電流從銅陽極進入溶液到達硅片。當電流流動時，在硅片表面發生化學反應以淀積銅金屬。電鍍過程中，金屬銅離子在硅片表面陰極被還原成金屬銅結晶粒子，同時在銅陽極發生氧化反應，以此平衡陰極電流。這個反應維持了溶液中的電中和。

如圖1A所示，在已形成銅互連層1的硅片上使用化學氣相沉積形成介電層2；如圖1B所示，依序進行光刻，蝕刻工藝形成設計所需的溝槽3；如圖1C，采用物理氣相沉積在硅片上形成阻擋層4和種子層5；如圖1D，將硅片放入硫酸銅溶液中進行電鍍，由于電鍍化學反應，在種子層5表面形成銅金屬層6；銅金屬層6中的相鄰的銅結晶粒子存在間隙，所以如果銅結晶粒子排列過疏散的話會增加銅金屬層的電阻率而嚴重影響器件的性能，此外后續工藝需要采用化學機械研磨來平坦化多余的銅金屬層，為了能夠控制銅金屬層的硬度所以目前采用退火工藝將上述問題解決，如圖1E所示，將硅片進行退火，由于銅金屬層的溫度膨脹系數比其它所述介電層、阻擋層和種子層的要大，所以在退火結束硅片冷卻到常溫后，使得銅金屬層6收縮較快而其它所述介電層2、阻擋層4和種子層5收縮較慢，形成了彎曲的硅片表面；如圖1F所示，由于退火過程中相鄰銅結晶粒子合并形成一個更大的金屬結晶粒子的同時也將原有的銅結晶粒子的間隙合并在一起形成空洞7，而彎曲的硅片表面使得銅金屬層6獲得的比退火之前更大的應力并隨著時間的推移(例如，六小時之后)，所述空洞7遷移到溝槽內銅金屬層與種子層的交接處；當采用化學機械研磨平坦化多余的銅金屬層6后形成金屬插塞8，如圖1G所示，當空洞9遷移到溝槽內側時，平坦化后的金屬插塞存在空洞9而使得銅電路傳送信號時出現斷路這種影響器件性能可靠性和良率的問題。

發明內容

本發明解決的問題是平坦化后的金屬插塞存在空洞而使得銅電路傳送信號時出現斷路這種影響器件性能可靠性和良率的問題。

本發明提供了一種金屬插塞的制作方法，其特征在于，包括：提供已形成銅電路互連層的硅片，在銅電路互連層上形成介電層；依序進行光刻，蝕刻工藝形成設計所需的溝槽；在介電層和溝槽上形成阻擋層和種子層；在種子層上電鍍銅金屬層；第一次退火；第二次退火；平坦化銅金屬層，形成金屬插塞。

優選的，所述電鍍銅金屬層采用的是硫酸銅溶液材料。

優選的，所述退火的工藝參數為目標溫度為100～250攝氏度，退火時間為20～300秒。

優選的，所述介電層采用氧化硅為材料，厚度為2500～3500埃。

優選的，所述平坦化是指采用化學機械研磨去除部分銅金屬層、種子層和阻擋層。

優選的，所述阻擋層的材料采用氮化鉭、氮化鈦、鈦或鉭中的一種或者混合物。

由于采用了上述技術方案，與現有技術相比，本發明具有以下優點：

1、第二次退火避免了由于第一次退火后長時間等待化學機械研磨設備而產生的空洞；

2、能夠防止平坦化后的金屬插塞因存在空洞而使得銅電路傳送信號時出現斷路這種影響器件性能可靠性和良率的問題。

附圖說明

圖1A到1G為現有金屬插塞的制作方法結構示意圖；

圖2為本發明的金屬插塞的制作方法的流程圖；

圖3A到3G為本發明金屬插塞的制作方法的結構示意圖。

具體實施方式

下面結合附圖對本發明的具體實施方式做詳細的說明。

包括如下步驟S200：提供已形成銅電路互連層的硅片，在銅電路互連層上形成介電層；S201：依序進行光刻、蝕刻工藝形成設計所需的溝槽；S202，在介電層和溝槽上形成阻擋層和種子層；S203，在種子層上電鍍銅金屬層；S204，第一次退火；S205，第二次退火；S206，平坦化銅金屬層，形成金屬插塞。

步驟S200，提供已形成銅電路互連層的硅片，在銅電路互連層上形成介電層。

如圖3A所示，在銅電路互連層301上采用化學氣相沉積形成介電層302。所述介電層采用氧化硅為材料，厚度為2500～3500埃。