[發(fā)明專利]一種采用失調(diào)電壓消除技術(shù)的差分時域比較器電路

有效

• 申請?zhí)枺?/td>: 200910196346.2
• 申請日: 2009-09-24
• 公開（公告）號: CN102035527B
• 公開（公告）日: 2012-12-12
• 發(fā)明（設(shè)計）人: 易婷;洪志良
• 申請（專利權(quán)）人: 復(fù)旦大學(xué)
• 主分類號: H03M1/38
• 分類號: H03M1/38;H03K19/003;H03K5/24
• 代理公司: 上海元一成知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31268
• 代理人: 吳桂琴

技術(shù)領(lǐng)域

本發(fā)明屬于逐次逼近模數(shù)轉(zhuǎn)換器技術(shù)領(lǐng)域，涉及一種可用于差分時域比較 器電路的失調(diào)電壓消除技術(shù)。

背景技術(shù)

模數(shù)轉(zhuǎn)換器是混合信號系統(tǒng)中的重要組成部分，有多種結(jié)構(gòu)類型。逐次逼 近模數(shù)轉(zhuǎn)換器由于具有低的功耗和小的芯片面積，在若干對模數(shù)轉(zhuǎn)換器速度要 求不高的領(lǐng)域中得到廣泛應(yīng)用，例如，微控制器的接口電路、便攜式設(shè)備以及 植入式生物傳感器等等。

現(xiàn)有技術(shù)公開的逐次逼近模數(shù)轉(zhuǎn)換器由一個數(shù)模轉(zhuǎn)換器、一個比較器和一 些數(shù)字邏輯電路組成。其精度是由數(shù)模轉(zhuǎn)換器的精度和比較器的精度來決定的。 比較器的精度則受限于它的直流失調(diào)電壓。

集成電路加工過程中每一道工序的不確定性會導(dǎo)致設(shè)計上完全相同的器件 在制造時會存在一定的差異，稱為失配。失配會引起比較器的直流失調(diào)，而直 流失調(diào)會限制比較器的精度。因此，在高精度的逐次逼近模數(shù)轉(zhuǎn)換器中，需要 采用電子學(xué)的方法來消除比較器的失調(diào)。目前，消除比較器的直流失調(diào)電壓的 方法主要有以下兩種電壓存儲技術(shù)，一種是輸出失調(diào)存儲技術(shù)，一種是輸入失 調(diào)存儲技術(shù)。前者是將差分輸入為零時的差分比較器的輸出結(jié)果存儲在與比較 器輸出端串聯(lián)的電容上；后者是將比較器的直流失調(diào)存儲在與比較器輸入端串 聯(lián)的電容上。由于差分時域比較器通過電壓時間轉(zhuǎn)換電路將輸入差分信號轉(zhuǎn)換 成兩個脈沖信號，再根據(jù)這兩個脈沖信號之間的相位關(guān)系來確定比較結(jié)果。也 就是說，當(dāng)它的差分輸入為零時，它的輸出不是一個與失調(diào)成正比的電壓，而 是兩個脈沖信號，它們之間的相位差與比較器的失調(diào)成正比。因此，它的失調(diào) 不能采用上述兩種方法來消除?？梢圆捎脭?shù)字修正技術(shù)來調(diào)整時域比較器中元 器件的值來減小時域比較器的失調(diào)，但是不能完全消除，因而會影響高精度逐 次逼近模數(shù)轉(zhuǎn)換器的性能。

發(fā)明內(nèi)容

本發(fā)明的主要目的在于克服現(xiàn)有技術(shù)的不足，提供一種可用于差分時域比 較器電路的失調(diào)電壓消除技術(shù)，當(dāng)其用于逐次逼近模數(shù)轉(zhuǎn)換器時，可以降低電 路的功耗，消除比較器的直流失調(diào)對模數(shù)轉(zhuǎn)換器性能的影響、提高模數(shù)轉(zhuǎn)換器 的精度。

為了達(dá)到上述目的，本發(fā)明提供了下述技術(shù)方案：一種可用于差分時域比 較器電路的失調(diào)電壓消除技術(shù)（如圖1所示），其包括電荷泵及開關(guān)電路（1）、 絕對值比較電路（2）、帶失調(diào)補(bǔ)償管的差分電壓時間轉(zhuǎn)換電路（3）、鑒頻鑒相 電路（4）、鑒相電路（5）和輸出產(chǎn)生電路（6），其中：

所述電荷泵及開關(guān)電路（1）的Vinp輸入端、Vinn輸入端、vcom輸入端分 別與外部的模擬輸入信號Vinp、Vinn和vcom相連；其clk_offset輸入端和 offset_enable輸入端分別與外部的數(shù)字輸入信號clk_offset和offset_enable相連； 其cp輸入端和cn輸入端分別與所述鑒頻鑒相電路（4）的cp輸出端和cn輸出 端相連；其ctrl4輸入端與所述絕對值比較電路（2）的ctrl4輸出端相連；其Vin1 輸出端、Vin2輸出端、V_offp輸出端、V_offn輸出端和ctrl2輸出端分別與所述 帶失調(diào)補(bǔ)償管的差分電壓時間轉(zhuǎn)換電路（3）的Vin1輸入端、Vin2輸入端、V_offp 輸入端、V_offn輸入端和ctrl2輸入端相連；

所述絕對值比較電路（2）的Vinp輸入端、Vinn輸入端、Threshold輸入端、 Clk_in輸入端和offset_enable輸入端分別與外部的模擬輸入信號Vinp、Vinn、 Threshold、輸入時鐘信號Clk_in和數(shù)字輸入信號offset_enable相連；其Clk輸 出端與所述帶失調(diào)補(bǔ)償管的差分電壓時間轉(zhuǎn)換電路（3）的Clk輸入端相連；同 時，其Clk輸出端與所述鑒相電路（5）的Clk輸入端相連；

所述帶失調(diào)補(bǔ)償管的差分電壓時間轉(zhuǎn)換電路（3）的D_p輸出端、D_n輸出 端和ctrl3輸入端分別與所述鑒相電路（5）的D_p輸入端、D_n輸入端和ctrl3 輸出端相連；同時，其D_p輸出端和D_n輸出端分別與所述鑒頻鑒相電路（4） 的D_p輸入端和D_n輸入端相連；其Clkn信號輸出端與所述輸出產(chǎn)生電路（6） 的Clkn信號輸入端相連；

所述鑒頻鑒相電路（4）的offset_enable輸入端與外部的數(shù)字輸入信號 offset_enable相連。