[發明專利]用于互連工藝中的半導體器件及其制造方法

有效

• 申請號: 200910196266.7
• 申請日: 2009-09-22
• 公開（公告）號: CN102024790A
• 公開（公告）日: 2011-04-20
• 發明（設計）人: 孫武;張海洋
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L23/532
• 分類號: H01L23/532;H01L27/02;H01L21/768
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;顧珊

1.一種用于互連工藝中的半導體器件，其特征在于，所述半導體器件包括：

前端器件層；

在所述前端器件層上形成的超低k值介電層；

在所述超低k值介電層上形成的低k值介電層，所述超低k值介電層的孔隙率大于所述低k值介電層；

在所述低k值介電層形成的鈍化層；

在所述低k值介電層和所述鈍化層中刻蝕形成的用于填充金屬的溝槽。

2.如權利要求1所述的半導體器件，其特征在于，所述互連工藝為銅互連工藝。

3.如權利要求1所述的半導體器件，其特征在于，所述前端器件層為前端有源器件或前端互連層。

4.如權利要求1所述的半導體器件，其特征在于，所述超低k值介電層和所述低k值介電層選自k值為2.5-2.9的硅酸鹽化合物、k值為2.2的甲基硅酸鹽化合物、k值為2.8的HOSP^TM以及k值為2.65的SiLK^TM。

5.如權利要求1所述的半導體器件，其特征在于，所述超低k值介電層的厚度為1000-1500埃。

6.如權利要求1所述的半導體器件，其特征在于，所述低k值介電層的厚度為2000-3000埃。

7.如權利要求1所述的半導體器件，其特征在于，所述低k值介電層和所述超低k介電層對于干法刻蝕具有不同的蝕刻速率。

8.如權利要求1所述的半導體器件，其特征在于，所述鈍化層的成為二氧化硅，厚度為250-750埃。

9.一種包含如權利要求1所述的半導體器件的集成電路，其中所述集成電路選自隨機存取存儲器、動態隨機存取存儲器、同步隨機存取存儲器、靜態隨機存取存儲器、只讀存儲器、可編程邏輯陣列、專用集成電路和掩埋式DRAM、射頻器件。

10.一種包含如權利要求1所述的半導體器件的電子設備，其中所述電子設備選自個人計算機、便攜式計算機、游戲機、蜂窩式電話、個人數字助理、攝像機和數碼相機。

11.一種用于互連工藝中的半導體器件制造方法，其特征在于，所述方法包括下列步驟：

在前端器件層上形成一超低k值介電層；

在所述超低k值介電層上形成一低k值介電層，所述超低k值介電層的孔隙率大于所述低k值介電層；

在所述低k值介電層上形成一鈍化層；

在所述鈍化層上涂覆一底部抗反射涂層；

在所述底部抗反射涂層上形成一低溫氧化物層；

在所述低溫氧化物層上形成將要填充金屬銅的溝槽；

刻蝕所述底部抗反射涂層，直到到達所述鈍化層的表面；

去除所述低溫氧化物層，刻蝕所述鈍化層和低k介電層，到達所述超低k介電層的表面，形成用于填充金屬的溝槽。

12.如權利要求11所述的半導體器件制造方法，其特征在于，所述互連工藝為銅互連工藝。

13.如權利要求11所述的半導體器件制造方法，其特征在于，所述前端器件層為前端有源器件或前端互連層。

14.如權利要求11所述的半導體器件制造方法，其特征在于，所述超低k值介電層和所述低k值介電層選自k值為2.5-2.9的硅酸鹽化合物、k值為2.2的甲基硅酸鹽化合物、k值為2.8的HOSP^TM以及k值為2.65的SiLK^TM。

15.如權利要求11所述的半導體器件制造方法，其特征在于，所述超低k值介電層的厚度為1000-1500埃。

16.如權利要求11所述的半導體器件制造方法，其特征在于，所述低k值介電層的厚度為2000-3000埃。

17.如權利要求11所述的半導體器件制造方法，其特征在于，所述低k值介電層和所述超低k介電層對于干法刻蝕具有不同的蝕刻速率。

18.如權利要求11所述的半導體器件制造方法，其特征在于，所述鈍化層的成為二氧化硅，厚度為250-750埃。