[發(fā)明專利]用于互連工藝中的半導(dǎo)體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 200910196266.7
• 申請日: 2009-09-22
• 公開（公告）號: CN102024790A
• 公開（公告）日: 2011-04-20
• 發(fā)明（設(shè)計）人: 孫武;張海洋
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L23/532
• 分類號: H01L23/532;H01L27/02;H01L21/768
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;顧珊

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造工藝中的互連技術(shù)，尤其涉及在互連工藝中制造低k金屬間介電層的方法。

背景技術(shù)

半導(dǎo)體集成電路技術(shù)的發(fā)展對互連技術(shù)提出了新的需求，互連集成技術(shù)在近期和遠期發(fā)展中將面臨一系列技術(shù)和物理限制的挑戰(zhàn)。隨著半導(dǎo)體器件尺寸的不斷收縮，互連結(jié)構(gòu)也變得越來越窄，從而導(dǎo)致了越來越高的互連電阻。銅借助其優(yōu)異的導(dǎo)電性，現(xiàn)已成為集成電路技術(shù)領(lǐng)域中互連集成技術(shù)的解決方案之一，銅互連技術(shù)已廣泛應(yīng)用于90nm及65nm技術(shù)節(jié)點的工藝中。

在銅互連工藝中，由于金屬連線之間的空間在逐漸縮小，因此用于隔離金屬連線之間的中間絕緣層(IMD)也變得越來越薄，這樣會導(dǎo)致金屬連線之間可能會發(fā)生不利的相互作用或串擾。現(xiàn)已發(fā)現(xiàn)，降低用于隔離金屬連線層的中間絕緣層的介電常數(shù)(k)，可以有效地降低這種串擾。低k值中間絕緣層帶來的另一個好處是是可以有效降低互連的電阻電容(RC)延遲。因此，在90nm、65nm甚至45nm設(shè)計規(guī)則的應(yīng)用中，超低k材料現(xiàn)在已越來越廣泛地應(yīng)用于Cu互連工藝中作為隔離金屬銅的中間絕緣層。

Si0C薄膜是用于90nm工藝中典型的低k介質(zhì)材料，其k值約為3.0。為了降低k值，現(xiàn)在廣泛使用的是多孔材料。多孔材料最為顯著的特點是易于吸收并保持濕氣，而空氣是目前能夠得到的最低k值的介質(zhì)(k＝1.0)，這也就是多孔材料k值較低的原因。多孔材料的k值能達到大約2.3至2.9。然而，多孔性會導(dǎo)致材料的機械強度偏低，因此為集成電路的制造帶來了新的問題，即導(dǎo)致半導(dǎo)體器件的擊穿電壓(VBD)性能變差。在現(xiàn)有領(lǐng)域中，改善由于多孔性低k中間絕緣層帶來的VBD問題的主要手段有：縮小中間絕緣層的蝕刻后檢測的關(guān)鍵尺寸(AEI?CD)并改進蝕刻后檢測的關(guān)鍵尺寸均勻性(AEI?CDU)、控制化學(xué)機械拋光的工藝步驟與化學(xué)氣相沉積的工藝步驟之間的等待時間(Q?time)以及在化學(xué)機械拋光步驟之后的處理工藝等等，然而改進的效果均不是很理想。

對于銅互連技術(shù)來說，另一個非常重要的方面是IMD層的薄層電阻(Rs)的均勻性問題。Rs的均勻性與金屬溝槽蝕刻深度的均勻性有著密切的關(guān)系。

圖1A-1D示出了利用傳統(tǒng)的大馬士革工藝制作銅互連層的方法。如圖1A所示，在前一互連層或有源器件層100上以CVD方式覆蓋一層厚度約為4000埃左右的低k值介電層101，材料可以是k值2.5-2.9的硅酸鹽化合物(Hydrogen?Silsesquioxane，簡稱為HSQ)、k值為2.2的甲基硅酸鹽化合物(Methyl?Silsesquioxane，簡稱MSQ)、k值為2.8的HOSP^TM(Honeywell公司制造的基于有機物和硅氧化物的混合體的低介電常數(shù)材料)以及k值為2.65的SiLK^TM(Dow?Chemical公司制造的一種低介電常數(shù)材料)等等。然后在低k值介電層101的上面覆蓋一層鈍化層102，材料可以選擇為TEOS，成分主要是二氧化硅，是用Si(OC₂H₅)₄為主要原料反應(yīng)生成的，厚度約為250-750埃。接著，在鈍化層102上涂覆一層底部抗反射涂層(BARC)103，所述BARC層103的材料例如是SiON，厚度為2000埃-4000埃。然后進行烘干，溫度控制在150-210攝氏度左右。接著在BARC層103上沉積一層低溫氧化物(LTO)層104作為硬掩模，例如氧化硅，用于將之后的光刻膠圖形轉(zhuǎn)移到低k值介電層101上。

接著，如圖1B所示，在該低溫氧化物層104上涂覆光刻膠層105，進行曝光，顯影，以形成將要填充金屬銅的溝槽圖案。然后如圖1C所示，利用干式回蝕法刻蝕BARC層103，如采用等離子體刻蝕方式，直到到達鈍化層102的表面。接著，如圖1D所示，去除光刻膠層105和低溫氧化物層104，用等離子體刻蝕法刻蝕鈍化層102和低k介電層101，從而刻蝕出用于填充金屬的溝槽106。然后，去除剩余的光刻膠層并濕清洗晶片，徹底剝離BARC層104。