[發明專利]一種減小接觸孔關鍵尺寸的方法

有效

• 申請號: 200910195810.6
• 申請日: 2009-09-15
• 公開（公告）號: CN102024748A
• 公開（公告）日: 2011-04-20
• 發明（設計）人: 趙林林;韓寶東
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/52;H01L27/105;H01L27/108;H01L27/11;H01L27/112;H01L27/04
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;顧珊

技術領域

本發明涉及半導體器件制造工藝，特別涉及一種在半導體器件中減小接觸孔關鍵尺寸的方法。

背景技術

在半導體集成電路制造過程中，接觸孔的形成是技術上重要的一環。接觸孔是連接前道晶體管單元和后道金屬配線的通道，既要連接晶體管的柵極，又要連接到源漏極，因此它的關鍵尺寸和外形輪廓對于器件的性能非常重要。接觸孔的技術指標主要會影響晶體管的靜態電流(IDDQ)。具體而言，接觸孔的關鍵尺寸越小，出現較大靜態電流的幾率越小。圖1示出了接觸孔的尺寸和晶體管靜態電流分布特性關系圖。如圖1所示，對三個樣品分別測試蝕刻工藝去除光阻后的接觸孔關鍵尺寸(AEI?CD)，分別為樣品1的AEI＝95nm、樣品2的AEI＝100nm和樣品3的AEI＝105nm，對該三個樣品進行漏電流檢測分布。如圖所示，接觸孔的關鍵尺寸為95nm的樣品出現較大漏電流的幾率最小，而接觸孔的關鍵尺寸為105nm的樣品的出現較大漏電流的幾率最大，由此可見，為了防止出現大靜態電流的現象，需要接觸孔的關鍵尺寸盡可能小。

傳統的形成接觸孔的方法如圖2A至2B所示。如圖2A所示，在有源區101上以化學氣相沉積(CVD)法沉積一層高應力覆蓋層102，材料可以選擇為SiN，厚度大約為450埃。在該高應力覆蓋層102上以CVD法沉積一層介電層103，材料可以選擇為硅酸玻璃(PSG)，厚度大約為3500埃。然后，在該介電層103上以CVD法沉積一層鈍化層104，材料可以選擇為二氧化硅，厚度大約為150埃。接著，在該鈍化層104上以CVD法沉積一層底部抗反射層(BARC)105。在該BARC層上涂敷一層光刻膠(PR)106，并在光刻膠207上光刻出即將形成接觸孔的位置。然后，如圖2B所示，在BARC層105、鈍化層104、介電層103以及高應力覆蓋層102上蝕刻出一接觸孔111，直到穿透高應力覆蓋層102，露出有源區101為止。

隨著半導體制造技術的發展，線寬越來越小，接觸孔的直徑也隨之減小。傳統的形成接觸孔的方法由于受到蝕刻速率的影響，會出現上寬下窄的倒梯形形狀，如圖3A所示，接觸孔300的頂部尺寸為134nm，底部尺寸則縮小到95.5nm，由此產生38.5nm的偏移量。如果過度縮小接觸孔的關鍵尺寸(CD)，可能會出現倒錐形的形狀，即無法露出有源區，形成“盲孔”，最終無法形成真正的接觸孔。另一方面，如果接觸孔的關鍵尺寸沒有隨工藝節點尺寸而相應地縮小，則可能會造成接觸孔的尺寸過大從而產生偏移，即接觸孔不能完全位于有源區的上方，而是偏離出有源區一部分，如圖3B所示。由于有源區302上方設置有蝕刻停止層，能夠阻止接觸孔301的繼續蝕刻，而位于有源區302旁邊的淺溝道隔離區(STI)沒有類似的蝕刻停止層，無法阻止蝕刻，導致接觸孔301過度蝕刻從而深入到有源區302側壁的淺溝道隔離區中，產生較大的漏電流。以上這些“盲孔”和“偏移”的現象都是在制造接觸孔的工藝中不期望發生的。

針對這些現象，在傳統工藝中有以下一些解決方法。對于減小接觸孔關鍵尺寸的方法有以下兩種。第一種是通過改進光刻技術來縮小接觸孔的面積，但是效果不明顯，且光刻技術改進起來較為困難；第二種是通過改進蝕刻工藝。例如縮短BARC層的蝕刻時間來減小接觸孔的關鍵尺寸，或是改進蝕刻氣體的氣氛或者溫度壓力等等，但這種方法容易造成“盲孔”，且效果均不理想。

因此，需要一種改進的形成接觸孔的方法，以減小接觸孔的關鍵尺寸，同時保證接觸孔具有理想的外形輪廓，而避免出現上寬下窄的倒錐形或是形成“盲孔”，從而減小靜態電流出現的幾率。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了減小接觸孔的關鍵尺寸，同時保證接觸孔具有理想的外形輪廓，而避免出現上寬下窄的倒錐形或是形成“盲孔”，本發明提出了一種用于形成接觸孔的半導體制造工藝方法，所述方法包括如下步驟：在有源區上沉積一高應力覆蓋層；在所述高應力覆蓋層上沉積第一介電層；在所述第一介電層上沉積第二介電層；在所述第二介電層上沉積一鈍化層；在所述鈍化層上沉積一底部抗反射層；依次刻蝕所述底部抗反射層、所述鈍化層、所述第二介電層、所述第一介電層和高應力覆蓋層以蝕刻出一接觸孔，直到穿透所述高應力覆蓋層露出所述有源區。