[發(fā)明專利]多芯片模塊

無效

• 申請?zhí)枺?/td>: 200910180886.1
• 申請日: 2009-10-20
• 公開（公告）號: CN101727980A
• 公開（公告）日: 2010-06-09
• 發(fā)明（設(shè)計(jì)）人: 陳友麒
• 申請（專利權(quán)）人: 聯(lián)發(fā)科技股份有限公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/06
• 代理公司: 北京萬慧達(dá)知識產(chǎn)權(quán)代理有限公司 11111
• 代理人: 葛強(qiáng);張一軍

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于多芯片模塊，特別是關(guān)于包含串行閃存裸芯片(serial?flash?die)的多芯片模塊的芯片故障分析。

背景技術(shù)

多芯片模塊(multi-chip?module，MCM)是專用電子元件(specialized?electronic?package)，其中，多個集成電路(integratedcircuit，以下簡稱IC)或半導(dǎo)體裸芯片(semiconductor?die)被封裝于一體使其作為單一IC使用。因?yàn)槎嘈酒K包含多個元件芯片(component?chip)，故多芯片模塊的故障可由任何一個元件芯片的故障引起。為確定芯片故障源，多芯片模塊的故障分析必須識別出故障多芯片模塊的哪個元件芯片有缺陷。

舉例來說，串行閃存是多芯片模塊的通用元件芯片中的一個。因此，包含串行閃存的多芯片模塊的故障分析是多芯片模塊制造商的必要職責(zé)。請參考圖1，圖1是包含串行閃存裸芯片120的傳統(tǒng)多芯片模塊100的方框圖。除串行閃存裸芯片120外，多芯片模塊100還包含主裸芯片(例如，微處理模塊或數(shù)字信號處理模塊)110。串行閃存控制器112通過四條跨接線141～144訪問串行閃存裸芯片120。

四條跨接線141～144將主裸芯片110耦接至串行閃存裸芯片120?？缃泳€144為串行閃存裸芯片120提供芯片選擇信號?？缃泳€143為串行閃存裸芯片120提供串行閃存控制器112產(chǎn)生的時(shí)鐘信號?？缃泳€142將主裸芯片110的輸出數(shù)據(jù)引腳(pin)PAD_DO耦接至串行閃存裸芯片120的輸入數(shù)據(jù)引腳SF_DI，以提供由主裸芯片110至串行閃存裸芯片120的數(shù)據(jù)傳輸路徑?？缃泳€141將串行閃存裸芯片120的輸出數(shù)據(jù)引腳SF_DO耦接至主裸芯片110的輸入數(shù)據(jù)引腳PAD_DI，以提供由串行閃存裸芯片120至主裸芯片110的數(shù)據(jù)傳輸路徑。

傳統(tǒng)方法僅可判斷多芯片模塊100是否有故障，而不可確定多芯片模塊的故障源。多芯片模塊100的故障可由兩個因素引起。其一，若主裸芯片110運(yùn)行正常，有缺陷的串行閃存裸芯片120可引起多芯片模塊100的故障。其二，跨接線141～144的故障也可引起多芯片模塊100的故障。因此，多芯片模塊100故障分析的完整方法不僅須判斷多芯片模塊100是否有缺陷，還須判斷芯片的故障源是鍵合故障(bonding?failure)還是串行閃存裸芯片的缺陷。因此，設(shè)計(jì)用于自動故障分析的多芯片模塊是必須的。

發(fā)明內(nèi)容

為解決以上技術(shù)問題，本發(fā)明提供了一種多芯片模塊，其可用于自動故障分析。

本發(fā)明提供一種多芯片模塊。包含串行閃存裸芯片及主裸芯片。主裸芯片耦接至串行閃存裸芯片，主裸芯片包含內(nèi)建自測試控制器及串行閃存控制器。內(nèi)建自測試控制器產(chǎn)生寫命令以將第一數(shù)據(jù)寫入串行閃存裸芯片的存儲器位置，產(chǎn)生讀命令以從串行閃存裸芯片的存儲器位置讀出第二數(shù)據(jù)，以及比較第二數(shù)據(jù)與第一數(shù)據(jù)，以判斷存儲器位置是否有缺陷，產(chǎn)生串行閃存裸芯片的失效地址信息。串行閃存控制器耦接至內(nèi)建自測試控制器，根據(jù)寫命令及讀命令訪問串行閃存裸芯片。

本發(fā)明還提供一種多芯片模塊，耦接至外部測試機(jī)，包含串行閃存裸芯片及主裸芯片。當(dāng)旁路測試模式被使能時(shí)，主裸芯片將外部測試機(jī)產(chǎn)生的多個第一信號轉(zhuǎn)送至串行閃存裸芯片，以及當(dāng)旁路測試模式被使能時(shí)，將響應(yīng)第一信號的至少一個第二信號轉(zhuǎn)送至外部測試機(jī)，其中，當(dāng)旁路測試模式被使能時(shí)，第一信號及第二信號旁路所有元件電路，以在外部測試機(jī)及串行閃存裸芯片之間直接傳輸。

本發(fā)明還提供一種多芯片模塊，包含串行閃存裸芯片及主裸芯片。串行閃存裸芯片包含根據(jù)多個輸入信號產(chǎn)生輸出信號的邏輯單元。主裸芯片通過多個跨接線耦接至串行閃存裸芯片，通過跨接線發(fā)送輸入信號至邏輯單元，以及根據(jù)輸出信號的正確性判斷跨接線是否失效。

本發(fā)明提供的多芯片模塊，可通過判斷多芯片模塊的故障源，來促進(jìn)多芯片模塊的制造及質(zhì)量控制。

附圖說明

圖1是包含串行閃存裸芯片的傳統(tǒng)多芯片模塊的方框圖。

圖2A是根據(jù)本發(fā)明一個實(shí)施方式的用于自動故障分析的多芯片模塊的方框圖。

圖2B是根據(jù)本發(fā)明另一個實(shí)施方式的用于自動故障分析的多芯片模塊的方框圖。

圖3是根據(jù)本發(fā)明一個實(shí)施方式的用于自動故障分析的多芯片模塊切換至旁路測試模式的方框圖。

圖4是根據(jù)本發(fā)明一個實(shí)施方式的用于自動故障分析的多芯片模塊可判斷鍵合故障的發(fā)生的方框圖。

圖5是本發(fā)明一個實(shí)施方式的根據(jù)圖4所示的邊界掃描控制器連續(xù)產(chǎn)生的輸入信號的比特值。

具體實(shí)施方式