[發明專利]多芯片模塊

無效

• 申請號: 200910180886.1
• 申請日: 2009-10-20
• 公開（公告）號: CN101727980A
• 公開（公告）日: 2010-06-09
• 發明（設計）人: 陳友麒
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/06
• 代理公司: 北京萬慧達知識產權代理有限公司 11111
• 代理人: 葛強;張一軍

1.一種多芯片模塊，包含：

串行閃存裸芯片；以及

主裸芯片，耦接至所述串行閃存裸芯片，包含：

內建自測試控制器，產生寫命令以將第一數據寫入所述串行閃存裸芯片的存儲器位置，產生讀命令以從所述串行閃存裸芯片的所述存儲器位置讀出第二數據，以及比較所述第二數據與所述第一數據，以判斷所述存儲器位置是否有缺陷，以產生所述串行閃存裸芯片的失效地址信息；以及

串行閃存控制器，耦接至所述內建自測試控制器，根據所述寫命令及所述讀命令訪問所述串行閃存裸芯片。

2.如權利要求1所述的多芯片模塊，其特征在于，所述主裸芯片進一步包含：

存儲器，存儲固件代碼；以及

微控制單元，耦接至所述內建自測試控制器，根據所述固件代碼觸發所述內建自測試控制器的操作。

3.如權利要求1所述的多芯片模塊，其特征在于，當所述第二數據與所述第一數據不一致時，所述內建自測試控制器認定所述存儲器位置為缺陷存儲器位置，以及產生包含所述存儲器位置的地址的所述失效地址信息。

4.如權利要求1所述的多芯片模塊，其特征在于，所述內建自測試控制器的操作是由外部測試機通過外部接口觸發。

5.如權利要求4所述的多芯片模塊，其特征在于，所述主裸芯片進一步包含：

消息傾印單元，耦接至所述內建自測試控制器，用于將所述失效地址信息轉換為所述外部測試機可接受的格式。

6.一種多芯片模塊，耦接至外部測試機，所述多芯片模塊包含：

串行閃存裸芯片；以及

主裸芯片，耦接至所述串行閃存裸芯片，當旁路測試模式被使能時，將所述外部測試機產生的多個第一信號轉送至所述串行閃存裸芯片，以及當所述旁路測試模式被使能時，將響應所述第一信號的至少一個第二信號轉送至所述外部測試機，其中，當所述旁路測試模式被使能時，所述第一信號及所述第二信號旁路所述主裸芯片的所有元件電路，以在所述外部測試機及所述串行閃存裸芯片之間直接傳輸。

7.如權利要求6所述的多芯片模塊，其特征在于，所述外部測試機產生所述第一信號以測試所述串行閃存裸芯片的多個存儲器位置，以及根據所述第二信號判斷所述串行閃存裸芯片是否有缺陷。

8.如權利要求6所述的多芯片模塊，其特征在于，所述外部測試機是串行外圍接口協議產生器。

9.如權利要求6所述的多芯片模塊，其特征在于，所述元件電路包含訪問所述串行閃存裸芯片的串行閃存控制器。

10.如權利要求6所述的多芯片模塊，其特征在于，所述第一信號包含時鐘信號、芯片選擇信號、以及承載發送至所述串行閃存裸芯片的數據的第一數據信號，以及所述第二信號包含承載所述串行閃存裸芯片輸出的數據的第二數據信號。

11.如權利要求6所述的多芯片模塊，其特征在于，所述串行閃存裸芯片包含有效/失效識別，用以根據閃存芯片供貨商的生產線測試，識別所述串行閃存裸芯片是否有缺陷。

12.如權利要求11所述的多芯片模塊，其特征在于，所述外部測試機產生所述第一信號以測試所述串行閃存裸芯片，根據所述第二信號判斷指示所述串行閃存裸芯片是否通過所述測試的測試結果，以及比較所述有效/失效識別與所述測試結果，以判斷所述主裸芯片與所述串行閃存裸芯片之間是否發生鍵合故障。

13.如權利要求12所述的多芯片模塊，其特征在于，當所述有效/失效識別與所述測試結果不一致時，所述外部測試機判斷所述鍵合故障發生。

14.一種多芯片模塊，包含：

串行閃存裸芯片，包含根據多個輸入信號產生輸出信號的邏輯單元；以及

主裸芯片，通過多個跨接線耦接至所述串行閃存裸芯片，通過所述跨接線發送所述輸入信號至所述邏輯單元，以及根據所述輸出信號的正確性判斷所述跨接線是否失效。

15.如權利要求14所述的多芯片模塊，其特征在于，所述輸入信號是一系列不同排列的比特。

16.如權利要求14所述的多芯片模塊，其特征在于，所述主裸芯片包含邊界掃描控制器，用于產生所述輸入信號，以及根據所述輸出信號的正確性判斷所述跨接線是否失效。